• 제목/요약/키워드: 유기메모리

검색결과 86건 처리시간 0.039초

유기물에서 내부의 트랩 분포 변화에 따른 전자 이동도 현상

  • 유주형;김동훈;김태환
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
    • /
    • pp.416-416
    • /
    • 2012
  • 유기물을 기반으로 하는 유기발광소자, 유기메모리 및 유기 태양전지 등과 같은 차세대 전자소자는 기존의 무기물 기반의 소자에 비해 가격이 싸고 제작방법이 간단하며 휘어지게 만들 수 있다는 장점을 갖기 때문에 많은 관심을 받고 있다. 유기물을 기반으로 한 전자 소자의 효율을 향상시키기 위해서는 유기물질이 갖는 고유의 물리적 특성에 관한 연구가 중요하다. 특히, 유기물 내에서의 전하 전송 메카니즘을 이해하기 위해 유기물의 전자 이동도에 대한 연구가 중요하나, 아직까지 유기물질을 기반으로 한 전자 소자의 전자 이동도에 대한 이론적인 연구가 비교적 적다. 본 연구에서는 유기물 내에서의 트랩 분포 변화에 따른 전자 이동도를 몬테카를로 방법을 이용하여 계산하였다. 시뮬레이션을 위한 기본 구조로 소자의 길이는 30-300 사이트로 하였으며, 이웃한 사이트간 거리는 $3{\acute{\AA}}$로 결정하였다. 유기물 내에 존재하는 트랩의 분포는 가우시안 분포로 가정하였고, 트랩의 분산도와 트랩 총량을 변화시켜 계산하였다. 이웃한 트랩간의 천이 확률을 Miller and Abrahams 식을 이용하여 계산하고, 트랩간의 천이시간을 랜덤 변수로 결정하였고, 이들을 통계적으로 처리하여 유기물 내에서의 전자 이동도를 계산하였다. 시뮬레이션 결과는 유기물의 트랩분포가 일정할 경우 전자 이동도는 전계가 증가함에 따라 일정하게 증가하다가 일정 전계에서 포화된 후 다시 감소한다. 초기의 전계 영역에서는 전계의 증가에 따라 유기물 내 트랩간의 천이 확률이 증가하기 때문에 전자 이동도가 증가한다. 하지만, 일정 전계 이상에서는 전자의 이동 속도가 거의 변하지 않기 때문에, 전계의 증가에 따라 전자 이동도는 오히려 줄어들게 된다. 트랩의 분산도가 증가함에 따라 낮은 전계 영역에서는 전자 이동도가 작고, 전계가 증가할수록 분산도와 상관없이 전자 이동도가 비슷한 값으로 수렴한다. 트랩의 분산도가 30 meV로 작을 경우에 일정 온도 이상에서의 전자 이동도는 포화되어 일정한 값으로 유지한다. 유기물 내에 존재하는 트랩 분포에 따라 온도의 변화가 전자 이동도에 미치는 영향이 달라짐을 알 수 있다. 이러한 결과는 유기물질을 기반으로 한 전자소자에서의 전하 전송 메카니즘을 이해하고 소자의 제작 및 특성 향상에 도움이 된다고 생각한다.

  • PDF

SiC/SiNx 복합층을 열처리에 의하여 형성된 SiC 나노입자의 광학적 성질

  • 박훈민;오도현;김태환
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
    • /
    • pp.393-393
    • /
    • 2013
  • 나노입자를 포함하는 합성물은 전자소자와 광전소자의 응용 가능성 때문에 많은 연구가 진행되고 있다. 복합층을 사용한 소자의 전기적 성질에 대한 연구는 많이 진행되었으나, SiC/SiNx 다층 복합층 소자에 대한 광학적 특성에 대한 연구는 상대적으로 미흡하다. 본 연구는 SiC/SiNx 다층 복합층을 사용하여 스퍼터링 방법으로 형성하고 열처리를 사용하여 복합층의 미세구조와 광학적 특성을 조사하였다. SiNx층을 p-형 Si 기판 위에 성장한 후 SiC층을 형성하였다. 3번의 주기적인 성장으로 다층구조를 형성하고, 30분 동안 열처리 하였다. 투과전자현미경상은 SiC/SiNx 복합층에 SiC 나노입자가 형성한 것을 확인하였다. 광류미네센스 스펙트럼 결과는 형성한 SiC/SiNx 복합층을 열처리할 때 SiC층에서 나타나는 주된 피크 위치가 변위되는 것을 보였다. 광류 미네센스 스펙트럼 결과에서 나타난 주된 피크가 열치리에 따라 변화하는 원인을 규명하였다.

  • PDF

웹 상에서 스마트카드 지불 시스템 설계 및 구현 (Design and Implementation of Smart Card Payment System on the Web)

  • 김소희;김증섭;유기영
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 1999년도 가을 학술발표논문집 Vol.26 No.2 (3)
    • /
    • pp.549-551
    • /
    • 1999
  • 웹 상에서의 전자 상거래는 고객과 상인간의 정보 보호와 대금 결제의 신뢰성이 보장되어야 한다. 스마트카드는 자체내의 메모리기능과 연산기능을 가진 IC 카드로써 사용자 인증과 개인정보 보호 기능이 탁월하다. 따라서, 신용 카드 기반의 전자 지불 프로토콜의 표준인 SET을 사용하여, 보안 기능이 뛰어난 스마트카드를 지불 수단으로 하는 안전하고 효율적인 스마트카드 전자 지불 시스템을 설계하고 자바로 구현하였다. 본 논문에서 구현한 지불 시스템은 지불 정보와 주문 정보의 기밀성을 제공하고, 공개키 기반의 암호 체계로 데이터의 무결성을 보장한다.

  • PDF

쓰레드를 이용한 루프 캐리 종속성을 가진 루프의 스케쥴링 (Scheduling of loop with carried dependence using thread)

  • 김현철;이종국;유기영
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
    • /
    • pp.627-629
    • /
    • 2000
  • 루프를 병렬 처리하기 위해 공유 메모리 다중처리기에 루프를 할당하는 네 가지 기법들을 루프 캐리 종속성(loop-carried dependence)을 가진 루프의 할당에 적용하기 위해 하여 변형 후 그들의 성능을 비교 분석한다. 구현은 자바 쓰레드 환경에서 하였다. 또한, 반복들간에 종속 관계가 생기는 루프의 효율적 수행을 위해 CDSS(Carried-Dependence Self-Scheduling)할당 기법을 제안한다. 종속 거리, 쓰레드 수, 반복 수등을 다양하게 하여 시뮬레이션 해 본 결과 제안한 CDSS는 양호한 부하 균형을 유지하였으며 다른 기법들에 비해 루프 수행 시간을 줄여 효율적임을 알 수 있었다.

  • PDF

스레드를 이용한 함수 병렬성 추출 (Exploration of Functional Parallelism using threads)

  • 김현철;이성우;류시룡;유기영
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
    • /
    • pp.633-635
    • /
    • 2000
  • 본 논문에서는 프로그램을 루프 구조에 근거하여 계층적으로 표현한 HTG (Hierarchical Task Graph)의 복합 노드 태스크들을 공유 메모리 다중처리기 환경에서의 효율적 수행을 위한 새로운 스케쥴링 기법을 제안한다. 단일처리기의 멀티스레드 구조를 비롯한 여러 플랫폼에 적용하기 위해 자바의 스레드를 사용하여 구현하였으며, 기존의 HTG의 함수 병렬성을 위한 비티 벡터 알고리즘과 성능을 비교 분석하였다. 실험 결과에서 보듯이, 제안된 기법이 비트 벡트 방법에 비해 수행 시간 측면에서 효율적임을 알 수 있으며 또한, 좋은 부하 균형을 유지하였다.

  • PDF

유기쌍안정소자의 구조가 메모리특성에 미치는 영향 (Effects of structure of Organic Bi-stable Device on the memory characteristics)

  • 이재준;공상복;황성범;송정근
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2006년도 하계종합학술대회
    • /
    • pp.483-484
    • /
    • 2006
  • In this paper, we fabricated the organic bi-stable devices under the different condition from the other groups and analyzed the electrical characteristics. Then we investigated the effects of the device structure such as organic layer thickness, middle metal layer thickness and middle metal layer deposition rate on the memory characteristics.

  • PDF

나노 구조에서 실리콘 산화 절연막의 스트레스 유기 누설전류 (Stress Induced Leakage Currents in the Silicon Oxide Insulator with the Nano Structures)

  • 강창수
    • 대한전자공학회논문지TE
    • /
    • 제39권4호
    • /
    • pp.335-340
    • /
    • 2002
  • 본 논문에서 얇은 실리콘 산화막의 스트레스 유기 누설전류는 나노 구조를 갖는 트랜지스터의 ULSI 실현을 위하여 조사하였다. 인가전압의 온 오프 시간에 따른 스트레스전류와 전이전류는 실리콘 산화막에 고전압 스트레스 유기 트랩분포를 측정하기 위하여 사용하였다. 스트레스전류와 전이전류는 고스트레스 전압에 의해 발생된 트랩의 충방전과 양계면 가까이에 발생된 트랩의 터널링에 기인한다. 스트레스 유기 누설전류는 전기적으로 기록 및 소거를 실행하는 메모리 소자에서 데이터 유지 능력에 영향이 있음을 알았다. 스트레스전류, 전이전류 그리고 스트레스 유기 누설전류의 두께 의존성에 따른 산화막 전류는 게이트 면적이 10/sup -3/㎠인 113.4Å에서 814Å까지의 산화막 두께를 갖는 소자에서 측정하였다. 스트레스 유기 누설전류, 스트레스전류, 그리고 전이전류는 데이터 유지를 위한 산화막 두께의 한계에 대해 연구 조사하였다.

유기박막트랜지스터 응용을 위해 플라즈마 중합된 Styrene 게이트 절연박막 (Plasma Polymerized Styrene for Gate Insulator Application to Pentacene-capacitor)

  • 황명환;손영도;우인성;바산바트호약;임재성;신백균
    • 한국진공학회지
    • /
    • 제20권5호
    • /
    • pp.327-332
    • /
    • 2011
  • ITO가 코팅된 유리 기판 위에 플라즈마 중합법으로 styrene 고분자 박막을 제작하고 상부 전극을 진공 열증착법으로 제작된 Au 박막으로 한 MIM (metal-insulator-metal) 소자를 제작하였다. 또한, 플라즈마 중합된 styrene 고분자 박막을 유기 절연박막으로 하고 진공열증착법으로 pentacene 유기반도체 박막을 제작하여 유기 MIS (metal-insulator-semiconductor) 소자를 제작하였다. 플라즈마 중합법으로 제작된 styrene (ppS; plasma polymerized styrene) 고분자 박막은 styrene 단량체(모노머) 고유의 특성을 유지하면서 고분자 박막을 형성함을 확인하였으며, 통상적인 중합법으로 제작된 고분자 박막 대비 k=3.7의 높은 유전상수 값을 보였다. MIM 및 MIS 소자의 I-V 및 C-V 측정을 통하여 ppS 고분자 박막은 전계강도 $1MVcm^{-1}$에서 전류밀도 $1{\times}10^{-8}Acm^{-2}$ 수준의 낮은 누설전류를 보이고 히스테리시스가 거의 없는 우수한 절연체 박막임이 판명되었다. 결과적으로 유기박막 트랜지스터 및 유기 메모리 등 플렉서블 유기전자소자용 절연체 박막으로의 응용이 기대된다.

고성능 유기 전계효과 트랜지스터를 위한 유기친화 게이트 절연층 (Organo-Compatible Gate Dielectrics for High-performance Organic Field-effect Transistors)

  • 이민정;이슬이;유재석;장미;양회창
    • 공업화학
    • /
    • 제24권3호
    • /
    • pp.219-226
    • /
    • 2013
  • 차세대 전자 디스플레이 관련 제품의 휴대편리성, 유연성, 경량화, 대형화 등의 요구조건을 확보할 수 있는 유기반도체 소재기반 소프트 일렉트로닉스에 많은 관심이 모아지고 있다. 소프트 일렉트로닉스의 응용분야로는 전자 신문, 전자 책, 스마트카드, RFID 태그, 태양전지, 휴대용 컴퓨터, 센서, 메모리 등이 있으며, 핵심소자는 유기 전계효과 트랜지스터(organic field-effect transistor, OFET)이다. OFET의 고성능화를 위해서는 유기반도체, 절연체, 전극 구성소재들이 최적화 구조를 형성하도록 적층되어야 한다. 필름형성화 과정에서 대부분의 유기반도체 소재는 결합력이 약한 van der Waals 결합으로 자기조립 결정구조를 형성하므로, 이들의 결정성 필름구조는 주위 환경(공정변수 및 기질특성)에 의해 크게 달라진다. 특히 기질의 표면 에너지(surface energy) 및 표면 거칠기(surface roughness)에 따라 유기반도체 박막 내 결정 구조 및 배향 등은 크게 달라져, OFET의 전기적 특성에 큰 차이를 미친다. 유기친화적 절연층 소재 및 표면개질화는 전하이동에 유리하도록 용액 및 증착공정 유기반도체 박막의 결정구조 및 배향을 유도시켜 OFET의 전기적 성능을 향상시킬 수 있다.

내포병렬성을 가진 공유메모리 프로그램의 수행중 최초경합 탐지를 위한 효율적 기법 (Efficient On-the-fly Detection of First Races in Shared-Memory Programs with Nested Parallelism)

  • 하금숙;전용기;유기영
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제30권7_8호
    • /
    • pp.341-351
    • /
    • 2003
  • 내포병렬성을 가진 공유메모리 병렬프로그램의 효과적인 디버깅을 위해서, 프로그램의 비결정적 수행을 최초로 초래하는 경합을 효율적으로 탐지하는 것이 중요하다. 이러한 최초경합을 수행 중에 탐지하는 기존의 기법은 두 번의 프로그램 수행을 통해서 탐지하면서 각 공유변수마다 프로그램의 최대병렬성에 의존적인 크기의 접근역사를 유지하므로 비효율적인 수행시간과 기억공간을 요구한다. 본 논문에서는 두 번의 프로그램 수행을 통해서 수행 중에 각 공유변수에 대한 접근역사를 상수적 크기로 유지하므로, 각 접근사건의 수행 시에 상수적 복잡도의 사건비교 횟수와 기억 공간만을 요구하는 새로운 최초경합 탐지기법을 제안한다. 그러므로 본 기법은 내포병렬성을 가진 공유메모리 병렬프로그램의 디버깅을 위해서 보다 효율적이고 실용적인 경합탐지를 가능하게 한다