• Proceedings of the Korean Institute of Navigation and Port Research Conference
• /
• 2011.06a
• /
• pp.331-333
• /
• 2011

GNSS를 이용한 위치 결정은 육상, 항만 및 해양 등의 많은 분야에서 공적 상업적인 목적으로 많이 연구되고 있다. 최근 코드 측정치 분해능이 한계를 가지는 것을 인지하고 반송파 위상 측정치를 이용한 위치 결정에 많은 관심을 가진다. 반송파 위상 측정치는 데이터 수집 환경에 의해서 코드 측정치보다 치명적인 영향을 받아 미지정수 결정과 별개로 반송파 위상 측정치 모니터링에 대한 연구가 필요하다. 반송파 위상 측정치는 다중경로, 수신기 내부 문제 등으로 인하여 Cycle-slip, Half Cycle과 같은 반송파 위상 측정치 이상 현상이 발생한다. 특히, Cycle-slip 현상은 반송파 위상 측정치의 바이어스 성분으로 사용자의 위치 결정에 악영향을 미친다. 본 논문에서는 Cycle-slip 현상에 대해서 설명하고, 기존에 연구된 Cycle-slip 현상에 대한 검출, 결정 및 확인 기법들의 장단점을 비교하였다. 마지막으로 시뮬레이션 기반의 Cycle-slip 검출, 결정 및 확인 기법들의 성능을 비교 분석하였다.

• Transactions of the Korean Society of Mechanical Engineers A
• /
• v.37 no.9
• /
• pp.1175-1182
• /
• 2013

The lock-in mode infrared thermography (IRT) technique has been developed to improve the detection capability of defects in materials with high thermal conductivity, and it has been shown to provide better detection capability than conventional active IRT. Therefore, to investigate the application of this technique to nuclear piping components, lock-in mode IRT tests were conducted on pipe specimens containing simulated wall-thinning defects. Phase images of the wall-thinning defects were obtained from the tests, and they were compared with thermal images obtained from conventional active IRT tests. It showed that the ability to size the detected wall-thinning defects in piping components was improved by using lock-in mode IRT. The improvement was especially apparent when detecting short and narrow defects and defects with slanted edges. However, the detection capability for shallow wall-thinning defects did not improve much when using lock-in mode IRT.

• Proceedings of the KIEE Conference
• /
• 2003.07a
• /
• pp.564-566
• /
• 2003

전력 계통에서 안정한 전력을 공급하는 것은 매우 중요하다. 전력 계통의 오류는 전압 및 주파수를 감시함으로써 검출 가능하다. 본 논문에서는 디지털 위상 고정 루프를 이용한 전력 계통의 주파수 측정 장치를 제안하고 이를 구현한 결과를 제시하고자 한다. 제안한 주파수 측정 장치는 위상 고정 루프의 기본요소로 구성된다. 위상분별기는 배타적 논리연산을 통해 위상오차를 검출하고 위상의 앞섬 및 뒤짐의 검출이 가능하도록 설계하였으며, 전력 계통의 주파수 동특성을 고려해서 3차의 루프 필터를 설계하였다. DCO는 출력 주파수의 분해능을 고려하여 입력 신호를 정확하게 추정할 수 있도록 설계하였다. 제안한 주파수 측정 장치의 성능을 검증하기 위하여 모의실험을 통해 주파수 변동량의 측정 범위 및 정확도를 검토하였으며, FPGA와 CPU를 포함하는 하드웨어를 구현하였다. FPGA에는 Verilog HDL로 디지털 위상 고정 루프의 위상분별기와 DCO를 구현하였으며 루프필터는 소프트웨어로 구현하였다. 제안한 디지털 위상 고정 루프의 성능 검증을 위해 정밀한 함수 발생기의 출력을 인가한 후 출력 주파수를 측정한 결과 및 전력 계통에 대한 실험 결과를 제시하였다.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.913_914
• /
• 2009

태양광, 풍력, 연료전지 등 신재생에너지가 분산전원으로 계통에 연계될 경우 정확한 위상각 검출과 함께 전압 및 주파수 변화에 따른 빠른 응답성이 요구된다. 본 논문에서는 개선된 Gauss-Seidal Relaxation 방식을 사용하여 수ms 이내에 정확한 위상각을 검출하는 알고리즘을 제안하고 시뮬레이션을 통해 타당성을 검증하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2002.05a
• /
• pp.568-573
• /
• 2002

In this paper, the Viterbi decoder containing new branch metrics of the squared Euclidean distance with multiple order phase differences is introduced in order to improve the bit error rate (BER) in the differential detection of the trellis-coded MDPSK-OFDM. The proposed Viterbi decoder is conceptually same as the Continuous multiple phase differential detection method that uses the branch metric with multiple phase differences. Also, we describe the Viterbi algorithm in order to use this branch metrics. Our study shows that such a Viterbi decoder improves BER performance without sacrificing bandwidth and power efficiency Also. the proposed algorithm ran be used in the single carrier modulation.

• Proceedings of the KIEE Conference
• /
• 2001.07c
• /
• pp.1820-1822
• /
• 2001

광파이버 패브리페로 간섭계에서 동작영역을 넓히기 위해 공진기의 길이를 1mm보다 짧은 초소형 간섭계를 구성하고자 하였을 경우, 광출력의 위상변화에 대한 감도가 낮아 전달함수로부터 변화된 위상을 복원하는 과정이 까다로워진다. 이러한 신호복원 과정에는 대부분 신호잡음비를 높여주는 신호처리 수단을 포함하게 되므로 간섭계가 겪은 위상변화를 보다 높은 신뢰성으로 검출하고자 할 때 어떠한 신호처리 방법이 적절한가하는 선택의 문제가 발생된다. 이는 각각의 신호처리방법이 장단점을 가지므로 응용목적에 따른 trade-off가 필요하기 때문이다. 본 연구에서는 참조 간섭계와 센서 간섭계 간의 correlation으로부터 위상을 검출하여 시스템의 잡음을 common mode 잡음으로 처리할 수 있었으며, 디지털 신호처리기법을 응용하여 짧은 공진기로 구성된 센서 간섭계의 위상변화분을 보다 안정적으로 검출하게 되었다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.494-495
• /
• 2014

계통에 분산전원을 연계하여 운용하는 경우 인버터는 일반적으로 계통 전압의 위상 정보를 필요로 한다. 그러나 계통 전압의 불평형 또는 왜곡 조건은 계통 위상각 검출에 영향을 주어 정확성을 감소시킨다. 본 논문에서는 계통전압이 왜곡되거나 불평형 상태에서도 위상각 정보를 정확하고 신속하게 검출하기 위해 고속 푸리에 변환을 이용한 새로운 PLL (Phase-Locked Loop) 기법을 제안한다. 제안된 기법은 샘플링 속도와 변환할 시간 범위를 최적화하여 최소한의 연산으로 계통 전압의 위상을 계산한다. 제안된 기법의 타당성이 시뮬레이션을 통해 입증된다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2019.05a
• /
• pp.600-602
• /
• 2019

Metals are used in a variety of industrial sites and daily life. Metals are often used in machinery, automobile parts, wires, and robots. Metal causes small damage to the metal surface for a variety of reasons, such as the processing process and the user's operating environment. In this paper, phase detection for the inspection of defects in metals has been implemented. Using the electrical conductivity of metal, a circuit whose phase varies with the depth and size of the defect, and with the changed phase, the depth and size of the defect can be estimated.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.10 s.352
• /
• pp.28-33
• /
• 2006

An integrated 3.125Gbps clock and data recovery (CDR) circuit is presented. The circuit does not need a reference clock. It has a phase and frequency detector (PFD), which incorporates a bang-bang type 4X oversampling PD and a rotational frequency detector (FD). It also has a ring oscillator type VCO with four delay stages and three zero-offset charge pumps. With a proposed PD and m, the tracking range of 24% can be achieved. Experimental results show that the circuit is capable of recovering clock and data at rates of 3.125Gbps with 0.18 um CMOS technology. The measured recovered clock jitter (p-p) is about 14ps. The CDR has 1.8volt single power supply. The power dissipation is about 140mW.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2024.05a
• /
• pp.459-460
• /
• 2024

본 연구에서는 노이즈가 있는 신호에서 코릴레이션과 위상자를 이용해 특정 주파수 성분의 세기와 위상을 검출하고 시간 지연이 있는 두 개의 신호에서 위상차를 통해 시간 지연을 추정하는 알고리즘을 제시하였으며 마이크로폰 어레이와 증폭 회로를 구성하여 단일 주파수 음원의 시간 지연 추정을 구현하였다. 이는 단일 주파수 신호의 시간 지연을 검출하는데 있어 기존의 방식들에 비해 단순하며 보다 자원이 한정적인 임베디드 시스템에서 사용될 수 있을 것으로 예상된다.