• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 추계학술대회
• /
• pp.286-287
• /
• 2010

계통연계 인버터 제어 시 계통 전압과 동상인 전류를 공급해 주기 위해 반드시 계통 전압의 위상 정보가 필요하다. 기존의 PLL 방법은 계통 전압에 고조파가 존재하지 않을 시에 검출된 위상 값은 정확하지만, 고조파 존재 시 정확한 위상 값을 얻을수 없다. 본 논문에서는 전차원 상태 관측기를 이용하여 기본파 성분과 고조파 성분을 분리하여 검출된 위상의 정상상태 오차를 감소시킬 수 있고, 저역통과필터를 고려한 PLL 시스템의 모델링을 이용하여 동특성을 개선하는 방법을 제안하였다. 이를 모의실험을 통하여 검증하였다.

• 한국전자파학회논문지
• /
• 제20권9호
• /
• pp.967-973
• /
• 2009

본 논문에서는 두 개의 위상 동기 루프를 구성하여 이중으로 위상 고정시킨 band 위성통신용 국부 발진기를 설계하고 위상 잡음을 분석하였다. 설계된 위상 동기 발진기는 직렬귀환 유전체 공진발진기, 주파수 분주기, 위상검출기, 루프 필터 및 PLL-IC로 구성되어 있으며, 12.6 GHz의 발진 주파수를 2분주시켜 6.3 GHz에서 15.32 dBm의 출력값을 보였다. 제작한 발진기의 위상 잡음은 -81 dBc/Hz@100 Hz, -100.86 dBc/Hz@1 kHz, -111.12 dBc/Hz@10 kHz, -116 dBc/Hz@100 kHz 및 -140.49 dBc/Hz@1 MHz으로 매우 안정되며 우수한 특성을 보였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2000년도 춘계종합학술대회
• /
• pp.217-221
• /
• 2000

본 논문에서는, PLL 주파수 합성기의 VCO로부터의 위상잡음이 64QAM 시스템 성능에 미치는 영향을 분석한다. 오실레이터에서 발생하는 위상잡음을 실제와 유사하게 예측하기 위해 오실레이터 의 입력 임펄스 전류가 소신호 일때를 가정하여 LTV(선형 시변) 모델을 고려하였으며 64QAM 시스템에서 위상잡음이 복조부에서 검출과정을 거칠 때 위상잡음이 없는 AWGN 환경에서의 BER과 비교하여 어느 정도의 시스템 성능 저하를 야기하는지에 대해 분석한다

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.63-70
• /
• 2014

본 논문에서는 낮은 분주비의 분주기를 갖는 위상고정루프에 주파수 체배기를 이용하여 잡음 특성을 개선한 위상고정루프 클럭 발생기를 제안하였다. 전압제어발진기에서 각 지연단의 지연 정도를 지연변화-전압 변환기를 이용하여 전압의 형태로 출력한다. 평균값 검출기를 이용하여 지연변화-전압 변환기 출력 전압의 평균값을 만들어 지연단의 위상 흔들림을 제어하는 전압으로 인가하여 지터를 줄일 수 있다. 제안된 클럭 발생기는 1.8V $0.18{\mu}m$ CMOS 공정을 이용하여 시뮬레이션은 출력 신호의 peak-to-peak 지터값은 11.3 ps이었다.

• 한국광학회지
• /
• 제8권5호
• /
• pp.426-430
• /
• 1997

개회로 구성 광섬유 자이로스코프(FOG)를 위한 폐회로 신호처리의 가능성을 밝히기 위한 신호처리기를 제작하였다. 이 신호처리기는 종래의 위상추적 신호처리 방식을 전디지털로 구현한 것으로서 광검출기의 출력단에서 곧바로 디지털로 변환하여 신호처리함으로써 잡음에 강한 FOG용 신호처리기로 동작할 수 있다. 또 이 신호처리기는 위상편이량 $2\pi$ 범위에서 최대 36비트의 분해능력을 가져 가장 분해능이 높은 신호처리기가 될 가능성이 있으며, 크기가 $2\pi$ 이상인 위상편이량도 측정할 수 있다. 제작된 신호처리기를 전 광섬유 FOG에 적용한 결과 적분시간이 1초일 때 위상차 분해능은 $3\mu$rad(회전율 0.74deg/hr에 해당)로서 지구의 자전속도를 충분히 확인할 수 있는 정도였다.

• 한국항해항만학회지
• /
• 제26권1호
• /
• pp.127-136
• /
• 2002

항공 대잠수함전에 사용되는 방향주파수분석저장 소노부위 (DIFAR Sonobuoy)에 방위정보를 제공하는 플럭스-게이트 콤파스의 위상감응검출 (PSD) 회로 설계와 구현에 관해서 기술하였다. PSD 회로는 쌍동-T RC 회로망을 갖는 능동형 대역필터로 구성하였다. PSD 회로에 대한 성능실험 결과, 대역통과 필터가 지구자장 방향에 비례하는 2Fe의 2차 고조파 신호를 효과적으로 걸러냄을 확인하였다. 그 결과 방위 신호 정보를 획득할 수 있었다.

• 한국통신학회논문지
• /
• 제39C권7호
• /
• pp.573-581
• /
• 2014

본 논문에서는 주파수 도약 대역확산 시스템에서 도약에 대한 사전 정보 없이 수신신호를 복조 할 수 있는 도약 위상 추정기를 제안하였다. 복조 과정은 첫째 샘플링 된 수신 신호를 DFT(Discrete Fourier Transform)를 한 후 도약 대역 내에 존재하는 신호 중 가장 큰 크기를 갖는 주파수 성분을 선택한다. 둘째 검출된 신호는 차곱 과정과 다운샘플링을 통하여 기저대역신호로 변환된 후 도약위상 추정기에서 도약 주파수에 의해서 발생된 도약 위상을 추정한다. 제안된 위상 추정기의 수학적 모델에 대한 성능 분석을 위해 확률밀도함수 및 분산 성능을 구하고 모의실험 결과와 비교하여 잘 일치함을 확인하였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.581-584
• /
• 2003

대역확산 통신에서의 동기는 수신 PN (Pseudo Noise) 부호의 위상오프셋과 수신기의 PN부호 발생기의 확산부호와의 위상오프셋을 동일하게 하는 것과 동일하므로, PN부호의 위상오프셋을 안다는 것은 매우 중요하다. 본 논문은 PN 부호의 위상오프셋 계산, 오류검출 방법과 이를 이용한 동기 방법을 제안한다. 한 주기의 PN부호가 수신되면, 수신 부호의 위상오프셋과 오류검출은 계산되며, 계산된 위상오프셋 값을 이용하여 수신기의 PN 부호 발생기의 쉬프트 레지스터 상태를 초기화함으로써 동기를 쉽게 이룰 수 있다. 제안된 방법의 평균 초기동기 시간은 해석적으로 구해지며, 비교적 높은 SNR에서는 매우 빠른 동기를 이룸을 알 수 있다.

• 한국전자파학회논문지
• /
• 제29권11호
• /
• pp.842-850
• /
• 2018

본 논문에서는 VCO와 주파수검출기(frequency detector)에 각각 별도의 공진기를 사용하여 구성된 기존의 주파수-잠금회로(frequency locked loop: FLL) 구조 발진기를 개선하여, 단일-공진기로 구성된 주파수-잠금 회로를 이용한 구조가 단순화된 5-GHz 발진기의 설계제작을 보였다. 이때 공진기는 VCO 및 주파수검출기 구성에 공용으로 사용된다. 제작된 5-GHz 발진기는 고주파 성능이 우수한 Rogers사의 RO4350B와 상용 FR4 3층 기판을 이종-접합하여 구성하였으며, 주파수 잠금은 약 5 GHz에서 일어나며, 3.8 dBm의 출력을 갖는다. 위상잡음은 offset-주파수 1 kHz를 경계로 1 kHz 이상에서는 VCO의 위상잡음을, 1 kHz보다 낮을 때는 FLL 바탕잡음을 갖도록 하였다. 이와 같이 설정된 루프-필터에 대해 위상잡음의 개선은 offset-주파수 100 Hz에서 약 12 dB의 개선을 보였다.

• 한국전자파학회논문지
• /
• 제15권7호
• /
• pp.661-668
• /
• 2004

본 논문은 위버구조 low-IF 송신부를 구성하는 위버구조 혼합기의 출력단에 나타나는 스퓨리어스 신호를 제거하기 위한 방법을 제안한다. 스퓨리어스 신호는 고주파 혼합기를 사용한I/Q경로 신호의 이득 및 위상 부정합 그리고 I/Q신호를 위한 국부 발진기의 90$^{\circ}$ 위상 부정합에 의해 위버구조 혼합기의 출력단에 나타난다. 고주파 I/Q 경로 신호의 부정합은 스퓨리어스 신호로부터 진폭 부정합과 위상 부정합으로 유도되어 진폭 및 위상 부정합 정도에 의한 부호와 크기 함수로 검출하였다. 제안된 방법은 low-IF상향 혼합기의 출력단에 나타나는 송신 신호를 부정합 검출 회로의 고주파 혼합기에 공급하여 얻어지는 하향 변환된 기저대역 신호와 디지털 신호 처리부에서 수정된 기저 대역 신호와의 상관도를 구하여 진폭 및 위상 부정합을 보상하고 스퓨리어스 신호를 제거한다. 진폭 및 위상 부정합의 크기와 부호는 A/D 변환 후에 디지털 영역에서 독립적으로 결정되며, 부정합의 크기와 부호를 이용하여 디지털 신호 처리부에서 I/Q 경로 신호의 크기와 위상을 연속적으로 조절하여 스퓨리어스 신호를 제거한다. 본 논문에서는 수식적 해석과 성능 시뮬레이션 통하여 제안된 방법의 타당성을 검증하였다.