• 한국인터넷방송통신학회논문지
• /
• 제9권6호
• /
• pp.63-68
• /
• 2009

모든 정보기술 분야에서 비인가자의 편취나 의도적 변경 등으로부터 정보를 보호하는 것은 핵심적인 문제가 되었다. 이에 안전한 작업진행을 위해 효과적이고 편의한 보안방법들이 요구되는데, 암호화 알고리즘은 많은 연산시간을 요하며, 실제 CPU 시간과 메모리 등의 많은 시스템 자원을 소모한다. 본 논문에서는 대형 자료의 암호화를 위해 평문의 압축, 입력 블록의 가변 크기, 라운드 횟수의 사용자 설정, 소프트웨어 최적화 등의 4가지 특징을 고려한 AES 확장 구조를 제안하였다. 실험은 C++로 수행하였으며 암호화와 복호화에서 개선된 실행시간을 보인다.

• 컴퓨터교육학회논문지
• /
• 제10권1호
• /
• pp.89-96
• /
• 2007

교육평가에서 이원분류표는 B.S.Bloom이 제안한 것으로서 학생들을 위한 수업목표를 확인하고 결정하는데 유용하여 학교 현장에서 평가를 위한 기준으로 널리 사용되고 있다. 그런데, 교과 내용이나 각 학교의 교육적 환경이 다르기 때문에 여러 형식의 이원분류표가 사용되고 있다. XML(extensible markup language) 문서에서는 문서의 구조, 내용, 그리고 외양을 나타내는 프리젠테이션이 각각 분리되어 있어서 체계적인 문서 구조와 변형된 여러 양식을 요하는 이원분류표의 작성에 적합하다. 본 논문에서는 이원분류표를 위한 DTD(data type definition)를 설계하였다. 또한, 이원분류표 XML 문서 및 프리젠테이션을 위한 XSL(extensible stylesheet language)의 예시와 활용 방안을 제시하였다. 제안된 DTD는 교육 평가와 관련된 다양한 응용에 유용하게 쓰일 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제27권2B호
• /
• pp.171-177
• /
• 2002

본 논문에서는 최근 장거리 초고속 광통신 시스템에 있어서 해결해야 할 문제로 대두되고 있는 편광모드분산 (PMD) 보상 시스템에 적용할 수 있는 새로운 방식의 편광상태(SOP) 추적 알고리즘에 대해 소개하였다. 새로운 SOP 추적 알고리즘은 본 연구팀에서 기존에 발표한 SOP 추적 알고리즘과 마찬가지로 헤테로다인 코히어런트 수신 방식을 근거로 하고 있으나 기존의 방법과는 달리 수시로 변하는 입력 신호의 SOP에 관계없이 항상 단 세 번만의 측정을 필요로 하기 때문에 동작 시간이 항상 일정하며 속도가 매우 빠른 장점이 있다. 이러한 특성은 매우 안정적이고 빠른 SOP 추적을 요하는 PMD 보상 시스템에 효과적으로 적용될 수 있다.

• 한국통신학회논문지
• /
• 제24권6A호
• /
• pp.864-870
• /
• 1999

상용위성통신의 경우 일반 광역 통신지원은 가능하지만 전시/유사시의 생존성과 보안성을 요하는 환경에서는 사용이 크게 제한되는 단점이 있다. 따라서, 본 논문은 군 위성시스템에 적용 가능한 세 가지 형태의 중계시스템을 제안하고 분석했으며, 상향링크 방해시의 지원 가능한 데이터율을 기준으로 성능을 분석/비교하여 군 운용환경에 따른 위성자원의 이용효율을 높이는 방안을 모색하였다. 이를 이해 중계기와 함정용 단말의 설계변수를 설정하여 적용하였으며, 또한, 각 대역별(UHF/SHF/EHF) 항방해 성능비교를 통하여 운용환경에 따른 생존성의 정도를 파악하였다.

• 융합보안논문지
• /
• 제12권6호
• /
• pp.77-84
• /
• 2012

최근 보안 프로그램은 웹 인증에 있어, 클라이언트 시스템의 보안성 향상을 위해 널리 사용되고 있다. 보안 프로그램은 키보드 보안 기능과 인증서 관리, 백신, 방화벽 등의 기능들을 제공하고 있다. 특히 보안을 요하는 금융기관이나, 정부기관, 그리고 일부 민간 기업용 홈 페이지 등에서 사용되고 있으며, 프로그램 설치를 위해 ActiveX가 사용되고 있다. 그러나 보안 프로그램으로 인한 여러 보안 취약점과 문제점들이 나타나면서, 클라이언트 시스템의 안전성을 위협하고 있다. 따라서 본 논문은 보안 프로그램에 따른 취약점과 문제점을 사례연구 및 실험을 통해 분석함으로써, 향후 보안 프로그램의 성능향상 및 새로운 인증체계의 구축을 위한 자료로 활용될 것으로 기대한다.

• 정보학연구
• /
• 제2권2호
• /
• pp.145-161
• /
• 1999

본 논문에서는 캐리 전파가 없어 고속연산이 가능한 잉여 수 체계를 이용하여 고속으로 동작할 수 있는 역전파 신경회로망을 설계방법을 제안하였다. 설계된 신경회로망은 잉여수계를 이용한 MAC 연산기와 혼합계수 변환을 이용한 시그모이드 함수 연산 부로 구성되며, 설계된 회로는 VHDL로 기술하였고 Compass 툴로 합성하였다. 실험결과, 가장 나쁜 경로일 경우, 약 19nsec의 지연속도를 보였고, 기존의 실수 연산기에 비하여 약 40%정도 하드웨어 크기를 줄일 수 있었다. 본 논문에서 설계한 신경회로망은 실시간 처리를 요하는 병렬분산처리 시스템에 적용될 수 있을 것으로 기대된다.

• 대한전자공학회논문지
• /
• 제13권1호
• /
• pp.16-22
• /
• 1976

비가역성 소자인 광대역 마이크로스트립 Y형 써어클레이티는 Bosma의 Green함수를 적용하여 Rosenbaum이 해석하띠 산란행렬로 실제적 이론치인 삽입손실, 아이솔궤이션을 구하였다. 중요한 설계 변수로는 전봉선과 접합각인 ${\psi}$이고 이를 알맞게 선택하여 광대역 정합을 이루었다. 또한 Y형 써어쿨레이터의 입력칟지던스를 구하였다. 제작시 실표반학은 이론치보다 7.5% 적은것을 요하며 5-11GHz에서 V.S.W.R.은 1.5이하였고 최대 삽입손집은 0.5dB, 아이슬레이션은 15dB 이상이었다.

• 한국게임학회 논문지
• /
• 제15권5호
• /
• pp.153-162
• /
• 2015

본 연구는 게임이 가지는 사회적 역할을 탐색하고자 협동성을 요구하는 게임과 오프라인에서 목격되던 대인간의 관계형성에 영향을 미치는 심리적 속성들과의 관계를 탐색하였다. 구체적으로 협동성을 요구하는 게임 이용이 심리적 속성인 자기노출과 친밀감에 영향을 미치는지를 살펴보고, 이러한 심리적 속성들과 오프라인 사회 참여와의 관계에 대해 살펴보고자 하였다. 이를 위해 온라인과 오프라인을 통해 설문을 실시한 결과, 협동성을 요하는 게임을 많이 이용할수록 자기노출과 친밀감이 증가하고, 자기노출과 친밀감이 커질수록 오프라인 사회참여에도 영향을 미치는 것으로 나타났다. 본 연구의 주요 결과에 대한 함의나 논의점이 본문에 제시되었다.

• 한국경영과학회:학술대회논문집
• /
• 한국경영과학회/대한산업공학회 2003년도 춘계공동학술대회
• /
• pp.87-91
• /
• 2003

포항제철소는 제품의 선적 및 하역업무를 위래 13기의 하역기를 운영 중에 있다. 제품하역기의 운전실태는 1명의 작업자가 탑승하여 제품이 놓여질 선박 내 location을 관리한다. 특히, 중량물을 다루는 만큼 안전사고 방지를 위산 고도의 주의를 요하는 작업이다. 그러나 운전실의 위치가 지상 $13\~24m$에 위치해 있어, 하방 관측을 위해 장시간 머리를 구부려야 하므로 작업피로는 물론 요통 발생 가능성이 높다. 또한, 13기 하역기의 제작사 및 제작 시기에 차이가 있어, User Interfare가 각기 다르다. 주기적으로 하역기를 바꿔 탑승하는 작업자로서는 오조작 가능성이 있어 문제점으로 지적되고 있다. 근본적으로는 이동통로 폭의 협소함에 따른 진$\cdot$출입의 문제, 전장품의 부적절한 배치에 따른 작업자 충돌 문제 등, 기본적인 인간공학적 원칙이 반영되지 않은 운전실설계로 제품하역기 작업자의 업무부하가 가중되고 있는 실정이다. 본 연구에서는 인간공학적 설계원칙을 반영하여 제품하역기 운전실을 가상환경으로 제작해보고, 3차원 인제 모형을 실제로 탑승시켜 주요 설계 제약조건의 검증을 실시하였다. 3차원 가상환경 및 인체모형의 제작은 상용 3D Tool인 3ds Max 5와 Anthropos Ergomax라는 프로그램을 이용하였다. 이와같은 방법을 통해, 실제 공사 후에 발견될 문제점에 대한 사전 도출이 가능함은 물론, 보다 인간공학적인 운전실 설계가 이뤄질 수 있었다.

• 대한전자공학회논문지SD
• /
• 제39권4호
• /
• pp.84-92
• /
• 2002

최근의 FPGA는 매우 높은 집적도와 빠른 동작속도 때문에 많은 응용분야에서 널리 사용되고 있다. 그러나, FPGA에 구현된 설계를 디버깅하는 과정은, FPGA의 내부에 존재하는 수많은 신호선들을 탐침하는 과정이 매우 오랜 시간을 요하는 FPGA 재-컴파일을 최소 수 차례 이상 필요로 함으로서 많은 문제점을 가지고 있다. 본 논문에서는, 이와 같은 FPGA 디버깅의 문제점을 분석하고, 새로운 디버깅 방법을 제안한다. 제안되는 방법은 FPGA 내부에 존재1차는 모든 신호선들에 대한 100% 탐침을 한 차례의 FPGA 재-컴파일과정 없이도 수행하는 것을 가능하게 할 뿐만 아니라, 한번의 FPGA 컴파일 과정으로 최소 한 개의 설계 오류를 찾을 수 있도록 한다. 본 논문에서 제안된 방법은 실험을 통하여서도 매우 효과적이며 실용적임이 확인되었다.