• 한국지능시스템학회논문지
• /
• 제21권6호
• /
• pp.679-685
• /
• 2011

본 연구에서는 가정 내 모든 기기가 연결된 하나의 전력선을 모니터링 하여 그 전력선에 연결된 기기 각각의 젼력 소비 상황을 모니터링 하는 NILM(Non-Intrusive Load Monitoring) 시스템 구축에 필요한 신호 분석 알고리즘에 대한 연구를 수행하였다. 본 연구에서 제안한 신호 분석 알고리즘은 전력선에서 관찰된 여러 기기의 전력 소비 패턴이 혼합된 혼합 전력 패턴을 복수개의 시간 구간으로 분리하고, 연속된 시간 구간 사이의 신호 차이를 구한 후, 이 차이 신호를 분석하여 어떤 장치가 현재 시간 구간에서 동작 중인지를 알아낸다. 이 때 시간 구간을 충분히 작게 하고, 신호 분석에 사용되는 특징들이 독립적이고 additivity 특징을 가지도록 선정한다면, 이 차이 신호에는 한 장치의 특징만이 남아 있으므로, 동시에 동작할 수 있는 장치 조합의 수 $2^N$개가 아닌 장치 N 개에 해당하는 특징만을 이용하여 혼합 신호를 분석할 수 있다. 이를 통하여 장치 개수가 증가하더라도 연산량 역시 산술적으로 증가하는 합리적인 확장성을 확보할 수 있다. 실제 가정에서 각 장치의 데이터 패턴을 채집한 후 이를 인위적으로 조합하여 만든 실험 데이터를 활용하여 제안한 방법을 검증하였다. 검증 결과 4개의 장치가 동시에 동작하고 그 장치의 특징들이 제안한 알고리즘에서 제시한 기준을 만족하는 경우, 비록 제한된 실험이었지만 완벽한 분류 성공률을 보였다. 제안된 알고리즘을 실제 사용하기 위해서는 장치의 수를 증가하고, 시간 구간을 조정하며, 신호 혼합 패턴을 다양하게 한 실증적인 연구가 더 필요하다. 하지만 이 경우 본 연구에서 제안한 기준을 만족하는 특징을 선택한다면, 그렇지 않은 경우에 비하여, 일정 정도 성능이 보장되는 NILM 시스템을 구축할 수 있을 것으로 기대된다.

• 한국통신학회논문지
• /
• 제31권3A호
• /
• pp.368-376
• /
• 2006

본 논문은 OFDM 변복조 모뎀 설계에 핵심 IP로 사용될 수 있는 파라메터화된 FFT/IFFT 코어 생성기 FCore_GenSim(Parameterized FFT Core Generation & Simulation Program)에 대해 기술한다. Fcore_GenSim은 FFT 코어의 Verilog-HDL 모델을 생성하는 parameterized 코어 생성기(PFFT_CoreGen)와 생성된 코어의 연산 정밀도를 분석해주는 fixed-point 시뮬레이터(FXP_FFTSim)로 구성된다. PFFT_CoreGen은 FFT 길이(64점 ~2048점 범위)와 입력/출력/중간결과/격자계수의 word-length(8-b~24-b 범위, 2-b 단위)를 지정하면, 지정된 사양을 갖는 FFT 코어의 Verilog-HDL 모델을 생성하며, 총 43,659 종류의 코어를 생성할 수 있다. 또한, 사용자의 필요에 따라 CBFP(Convergent Block Floating Point) 스케일링의 적용 여부를 지정할 수 있다. 생성되는 코어의 내부 구조는 FFT 길이에 따라 radix-2, radix-2/4, radix-2/4/8 알고리듬의 혼합구조가 적용되도록 하였으며, 또한 CBFP 스케일링의 적용 여부에 따라서도 R2SDF 단일구조 또는 R2SDF/R2SDC 복합구조가 적용되도록 함으로써 생성되는 코어의 회로 복잡도와 성능이 최적화되도록 하였다.

• 한국통신학회논문지
• /
• 제28권4C호
• /
• pp.365-373
• /
• 2003

본 논문에서는 수정 유클리드 알고리즘을 기반으로 임의의 메시지 길이 k 뿐 아니라 임의의 블록 길이 n를 갖는 RS 부호를 복호할 수 잇는 적응형 RS 복호기를 설계한다. 설계된 복호기는 임의의 길이를 갖는 단축형 RS 부호의 복호 전에 영들을 추가하지 않아도 되므로 단축형 RS 부호에 특히 유리하다. 또한 이들 RS 부호의 오류정정 능력 t의 값을 매 부호어 블록마다 실시간으로 변화시킬수 있으므로 응답 채널이 유용한 경우 채널의 시변 잡음 레벨에 적응적으로 오류 정정 능력을 변화시킬 수 있다. 제시된 복호기 구조는 수정 유클리드 알고리즘에 기반한 4단계는 파이프라인 처리를 수행한다 : (1) 신드롬 계산 (2) MEA 블록 (3) 에러크기 계산 (4) 복호기 실패 검사. 각 단계는 가변 길이의 RS 복호에 적합한 구조를 갖도록 설계된다. 수정 유클리드 알고리즘(MEA) 블록의 새로운 구조를 제시하고, 에러의 크기 계산을 위한 다항식 평가를 위해 역순 출력을 갖는 다항식 평가 회로를 채용한다. MEA 블록은 연산 셀들의 멀티플렉싱 기법과 배속의 전용 클럭 기법(overclocking)을 적용하여 간단한 하드웨어로써 처리 속도를 유지하도록 하였다. 최대 오류정정 능력이 10인 GF($2^8$) 상의 적응형 RS 부호를 VHDL로 설계하고, FPGA에 성공적으로 합성하였다.

• 한국통신학회논문지
• /
• 제28권10C호
• /
• pp.967-983
• /
• 2003

PN (pseudo noise) 수열을 사용하여 주파수대역 확산을 수행하는 대역확산 무선통신시스템에서는 무선 채널로부터 여러 간섭신호 들의 영향을 받게 되는데 협대역 간섭신호는 주파수대역이 겹쳐지는 기존의 통신신호로부터 발생되기도 하고 군사통신에서와 같이 의도적인 방해전파가 원인일 수도 있다. 그런데 PN 변조 및 복조 과정을 통해 협대역 간섭신호의 영향이 감소하기는 하지만, 불충분 한 경우에는 수신부에서 적응 제거기를 사용함으로써 간섭에 의한 신호왜곡을 상당히 감축 시킬 수 있음이 잘 알려져 있다. 여기에서 기존의 적응 제거기의 설계는 PN 복조하기 전에 생성되는 오차신호를 기반으로 하기 때문에 칩 속도로 동작하는 고속의 연산이 필요한 반면에, PN 복조 이후에 생성되는 심볼 오차신호를 설계에 사용하는 새로운 적응 간섭 제거기를 사용하게 되면 계산량을 감축할 수 있게 된다. 본 연구에서 구체적으로 가능한 간섭제거 구조에 대해 논의하였으며, 기존의 구조 및 새로운 구조 들의 성능 분석 및 비교에 공통으로 적용할 수 있는 PN 복조 이후에서의 데이터심볼 평균제곱오차를 이론적으로 고려하였다. 그리고 컴퓨터 모의 실험을 통하여 이론적인 결과들의 타당성을 검증하였다. 비교 결과 성능을 유지하거나 개선하면서 계산량 감축이 가능함을 보였다.

• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1120-1131
• /
• 2006

본 연구는 combined integration/matrix method에 의해 다양한 접지 시스템의 특성을 모의할 수 있는 수치 해석 기법에 관한 연구이다. Combined integration/matrix method는 접지 시스템을 일정한 길이의 요소로 분할하여 미리 적분을 한 후 적분된 길이 요소 기법에 대해 matrix method를 사용하는 방법으로 연산 시간 및 해석시 에러 발생을 줄일 수 있다. 이를 위해 본 연구에서는 수치 해석시 분할 요소 길이에 대한 오차 분석을 통해 최적의 요소길이 산정 방법을 제시하였으며 이를 통해 실규모 접지 시스템의 다양한 형태의 접지 시스템의 성능 분석이 가능하도록 하였다. 오차 분석을 토대로 접지 전극의 길이와 매설 깊이에 따라 적절하게 요소의 길이를 도출한 결과 분할하고자 하는 요소의 길이는 매설 깊이와 접지 도체의 길이에 주요한 상관 관계가 있음을 알 수 있었으며 본 연구에서 제시한 수치 해석 모델링 방법에 따라 3 % 이내의 해석 정확도를 얻을 수 있었다. 또한, 이를 다중 접지계 해석에 적용하여 현재 산업 플랜트 접지 방식에서 가장 논란이 되고 있는 전원 접지계와 신호/통신 접지계의 공통 접지 및 분리 접지의 영향 평가 등에 활용될 수 있음을 보여주었다.

• 정보보호학회논문지
• /
• 제24권5호
• /
• pp.795-807
• /
• 2014

많은 연구 끝에 VANET의 상용화를 눈앞에 두고 있다. VANET은 차량용 애드혹 네트워크의 약자로서, Cloud와 융합하는 방향으로 연구가 진행되고 있다. 하지만 놀랍게도 VANET 기반 클라우드로 진화한데 가장 큰 역할을 한 것은 차량과 통신기술의 발달이다. 이러한 기술이 확산되는 단계에서 연구자들은 항상 보안과 프라이버시에 대해 고민해 왔다. 게다가 VANET처럼 프라이버시, 익명철회, 경로추적 등 상반된 보안 이슈들이 서로 얽힌 상황은 연구자들을 더욱 고민에 빠지게 했다. 최근 Hussain 등은 VANET 기반 클라우드 프레임워크인 VuC (VANET using Clouds)를 제안하였다. VuC는 VANET과 클라우드가 VANET 사용자(서비스 가입자)에게 서비스를 제공하기 위해 협력하는 환경을 말한다. 본 논문은 Hussain 등이 제안한 VANET 기반 클라우드 프레임워크인 VuC에 초점을 두고 있으며, 특히 앞서 말한 프라이버시, 익명철회, 경로추적에 대한 문제를 다루고 있다. 제안하는 기법은 다중 익명화를 통해 프라이버시를 보호한다. 또한 비컨(Beacon)메시지를 클라우드에 저장하여 경로추적과 익명 철회에 활용한다. 익명철회 권한을 가진 기관들은 연합하여 사용자 노드가 선택한 경로를 특정 시간 동안 추적할 수 있으며, 필요한 경우 신원을 확인할 수 있다. 제안된 기법은 안전하고 조건부 익명성을 보장하며 기존의 기법에 비해 연산량이 적다.

• 한국정보통신학회논문지
• /
• 제21권2호
• /
• pp.345-352
• /
• 2017

본 논문에서는 전원전압 1V에서 동작하는 산소 및 과산화수소 기반의 혈당전류를 측정할 수 있는 통합형 정전압분극장치를 설계하고 제작하였다. 정전압분극장치는 저전압 OTA, 캐스코드 전류거울 그리고 모드 선택회로로 구성되어 있다. 정전압분극장치는 산소 및 과산화수소 기반에서 혈당의 화학반응으로 발생하는 전류를 측정할 수 있다. OTA의 PMOS 차동 입력단의 바디에는 순방향전압을 인가하여 문턱전압을 낮추어 낮은 전원전압이 가능하도록 하였다. 또한 채널길이변조효과로 인한 전류의 오차를 줄이기 위해 캐스코드 전류거울이 사용되었다. 제안한 저전압 정전압분극장치는 Cadence SPECTRE를 이용하여 설계하였으며, 매그나칩 $0.18{\mu}m$ CMOS 공정을 이용하여 제작되었으며 회로의 크기는 $110{\mu}m{\times}60{\mu}m$이다. 전원전압 1.0V에서 소모전류는 최대 $46{\mu}A$이다. 페리시안화칼륨($K_3Fe(CN)_6$)을 사용하여 제작된 정전압분극장치의 성능을 확인하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제33권11호
• /
• pp.942-952
• /
• 2006

본 논문에서는 흉부 CT 영상의 밝기값 정보를 사용하여 폐 구조물을 자동 분할하기 위한 방법을 제안한다. 본 제안방법은 다음과 같은 다섯 단계로 구성된다. 첫 번째, 영상의 밝기값 차이를 이용하여 폐 구조물을 분할하기 위해 최적 임계값 기법을 사용하여 임계값을 계산한다. 두 번째, 흉부 CT 영상에 2차원 영역성장법의 역 연산을 사용하여 배경으로부터 흉부를, 흉부로부터 기관지 및 폐를 단계적으로 분할한다. 이 때, 밝기값이 비슷한 다른 영역들을 3차원 연결화소군 레이블링을 통해 제거한다. 세 번째, 흉부 CT 영상에 3차원 분기 기반 영역성장법을 적용하여 기관과 좌우 기관지를 분할한다. 네 번째, 기관지 및 폐에서 기관지를 영상 감산함으로써 정확한 폐 영역을 얻는다. 마지막으로, 히스토그램 분석을 통해 임계값을 계산하고 기관지 및 폐에 밝기값 기반 임계값 기법을 적용하여 폐혈관을 분할한다. 제안방법의 정확성을 검증하기 위해 폐, 기관지, 폐혈관의 분할 결과에 대해 육안평가를 수행한다. 제안한 3차원 분기 기반 영역성장법을 통한 기관지 분할 결과를 평가하기 위해 기존 영역성장법으로 분할한 결과와 비교한다. 실험 결과는 제안 분할 방법이 폐, 기관지, 폐혈관을 자동으로 정확하게 추출함을 보여준다.

• 한국통신학회논문지
• /
• 제32권2C호
• /
• pp.181-188
• /
• 2007

본 논문에서는 동영상 압축 기술인 MPEG-4 Part 10 H.264/AVC의 main profile에서 사용되는 엔트로피 코더인 CABAC(Context-based Adaptive Binary Arithmetic Coder)을 이용하여 워터마크를 삽입하고 추출하는 방법을 제안한다. 제안한 알고리즘은 워터마크 삽입을 위한 블록과 계수는 CABAC의 주변 블록 및 주변 계수와의 관계에서 추출된 컨텍스트(context)를 기반으로 선정한다. 이렇게 선별된 계수는 그 절대값과 삽입할 워터마크에 따라 원 계수를 그대로 유지하거나 LSB(Least Significant Bit) 만을 치환하는 방법으로 워터마크를 삽입한다. 따라서 공격자가 워터마크 삽입위치를 판별하기 어렵고, DC계수에 인접 계수들에 워터마크를 삽입함으로써 그 강인성(Robustness)을 만족할 수 있다. 여러 종류 및 강도의 공격을 가한 후 워터마크를 추출했을 때 최대 에러율이 5% 정도로 높은 강인성을 보였다. 또한 제안한 알고리즘은 CABAC 엔트로피 코딩 과정에서 컨텍스트 추출과정 및 이진화과정 수행 중에 워터마크를 삽입하므로, 하드웨어 구현을 고려했을 시에 워터마크 삽입을 위한 위치선정 및 계수선정에 필요한 별도의 연산 과정이 매우 적은 것이 특징이다. 따라서 이 방법은 비디오를 획득한 후 곧바로 압축하여야 하는 응용분야에서 매우 유용하게 사용될 것이라 기대된다.

• 한국통신학회논문지
• /
• 제41권10호
• /
• pp.1167-1175
• /
• 2016

본 논문에서는 플래시 메모리의 FTL에서 페이지 매핑 기법을 기반으로 소거횟수를 줄이는 알고리듬을 제안한다. 제안된 알고리듬은 버퍼에서 매 쓰기요청들의 가중치들을 유지하고 이용하여 현재 쓰여질 요청의 시간적 지역성의 정도를 판단한다. 시간적 지역성을 효율적으로 이용하여 핫 요청을 판단하기 위해 현재 쓰여질 요청은 실험적으로 정한 기준점보다 높은 시간적 지역성을 가져야 한다. 반면 LRU 알고리듬을 이용한 FTL에서는 새로 쓰여질 요청을 항상 시간적 지역성이 높은 요청으로 판단하여 데이터를 순차적으로 저장하지만 제안된 알고리듬을 사용하여 판단된 핫 요청들의 데이터는 핫 블록에 집중적으로 저장한다. 핫 블록에 저장된 데이터들은 웜 블록의 데이터들보다 자주 업데이트되어 Garbage Collection 수행 시 핫 블록들 중 무효한 페이지가 많은 블록이 주로 희생블록으로 선택되므로 소거연산의 시작을 지연시켜 전체 소거횟수를 줄인다. 임의적인 요청을 위주로 하는 실제 I/O시스템에서 추출한 트레이스 파일들을 적용하여 검증한 결과, 기존의 LRU 알고리듬을 사용하는 경우에 비해 소거횟수는 9.3% 줄어들었다.