• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2713-2719
• /
• 2012

위치를 기반으로 하는 서비스가 다양해짐에 따라 고가용성과 고확장성을 제공하기 위한 분산 데이터 스트림 처리 기법에 대한 연구가 널리 수행되고 있다. 기존 연구는 분산된 노드들에서 부하의 균형을 유지하기 위해 공간 데이터 스트림의 지리적인 특성을 고려하지 않고 있어 공간적으로 인접한 연산을 수행함에 있어 전체 시스템의 부하를 증가시키고 있다. 본 논문에서는 분산 환경의 공간 데이터 스트림을 처리하기 위해 공간 영역의 겹침을 고려한 연산배치 기법을 제안한다. 제안 기법에서는 인접한 공간 영역을 대상으로 하는 연산을 효율적으로 분리하기 위해 질의 영역이 겹치는 부분의 연산을 우선적으로 동일 노드에 분배하여 중복 영역에 대한 공유의 최대화를 보장한다.

• 한국통신학회논문지
• /
• 제29권7C호
• /
• pp.946-953
• /
• 2004

고속 탐색 및 기존의 이진 연산 움직임 추정 알고리즘은 연산량 및 처리시간을 대폭 줄일 수 있지만 전역 탐색 움직임 추정 알고리즘에 비하여 성능이 떨어지는 단점이 있다. 따라서 본 논문에서는 하드웨어 구현이 용이하고 움직임 추정을 고속으로 수행 할 수 있는 새로운 BC-ABBM 알고리즘을 제안하였다. BC-ABBM 알고리즘은 움직임 추정시 필요한 연산을 이진 연산으로만 수행하면서 전역 탐색에 근접한 성능을 나타낸다. BC-ABBM 알고리즘의 움직임 추정 성능은 QCIF와 CIF 포맷의 100프레임 영상을 이용하여 분석하였다. BC-ABBM 알고리즘의 PSNR 성능은 전역 탐색 알고리즘보다 약 0.04dB 정도 떨어지지만, 고속 탐색 알고리즘 및 기존의 이진 연산 알고리즘보다는 약 0.6∼l.4dB 정도 우수함을 모의실험을 통해 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제19권8호
• /
• pp.107-117
• /
• 2014

본 논문에서는 심전도 파형에서 P, R, T-wave와 같은 local maxima 신호 영역과 Q, S-wave와 같은 local minima 신호영역을 제거하여 기저선 변동 잡음을 제거하기 위한 방법을 제시한다. 이를 위해 형태연산을 개선한 morphology-pair 연산을 심전도 파형에 적용하고, 그 결과 발생되는 돌출 파형을 제거하고자 중간 값 연산을 적용하였다. 제안한 알고리즘의 성능을 확인하기 위해 실제 심전도 임상 데이터인 MIT/BIH 데이터베이스를 이용하였으며, 실험 결과 원 신호를 왜곡 하지 않고, 기저선 변동 잡음을 효과적으로 제거함을 확인하였다.

• 전기전자학회논문지
• /
• 제7권1호
• /
• pp.56-62
• /
• 2003

본 논문에서는 유한체 $GF(2^2)$상에서의 가산기와 승산기를 전류모드인 T-gate를 이용하여 설계하였다. 제시된 회로는 전류 모드에서 동작하는 T-gate의 조합으로 가산 연산과 승산 연산을 수행하는 연산기를 설계하였다. T-gate는 전류 미러와 전송 게이트로 구성되며 4치 T-gate를 설계, 이를 이용하여 $GF(2^2)$의 가산기와 승산기를 1.5um CMOS 공정을 사용하였다. 전원전압은 DC 3.3V이며 단위 전류는 15uA이다. 본 논문에서 제시한 전류 모드 CMOS 연산기는 T-gate의 배열에 의한 모듈성의 이점을 가지고 있으므로 다치 T-gate를 구현하여 다치 연산기를 쉽게 구현할 수 있게 하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권9호
• /
• pp.1055-1063
• /
• 1999

공개키 암호화 시스템에서 주된 연산은 512비트 이상의 큰 수에 의한 모듈러 지수 연산으로 표현되며, 이 연산은 내부적으로 모듈러 곱셈을 반복적으로 수행함으로써 계산된다. 본 논문에서는 Montgomery 알고리즘을 분석하여 right-to-left 방식의 모듈러 지수 연산에서 공통으로 계산 가능한 부분을 이용하여 모듈러 제곱과 모듈러 곱셈을 동시에 수행하는 선형 시스톨릭 어레이를 설계한다. 설계된 시스톨릭 어레이는 VLSI 칩과 같은 하드웨어로 구현함으로써 IC 카드나 smart 카드에 이용될 수 있다.Abstract The main operation of the public-key cryptographic system is represented the modular exponentiation containing 512 or more bits and computed by performing the repetitive modular multiplications. In this paper, we analyze Montgomery algorithm and design the linear systolic array for performing modular multiplication and modular squaring simultaneously using the computable part in common in right-to-left modular exponentiation. The systolic array presented in this paper could be designed on VLSI hardware and used in IC and smart card.

• 한국통신학회논문지
• /
• 제23권9A호
• /
• pp.2365-2371
• /
• 1998

이산 여현 변환(Discrete Cosine Transform: DCT)은 음성 및 영상 신호의 압축에 광범위하게 응용되고 있다. 본 논문에서는 $2^{m}$-포인트의 일반적인 경우로 확장이 가능한 새로운 고속 DCT 알고리즘과 구조를 제안한다. 제안한 알고리즘은 커널의 대칭성을 이용하여 N-포인트의 DCT를 N/2-포인트의 DCT로 나누어 처리하며 이를 재귀적으로 적용해 나간다. 제안한 알고리즘은 적은 덧셈 및 곱셈 연산을 통해 변환을 수행하며, 변환을 위해 통과해야 하는 곱셈 연산단의 수가 적고 대부분의 곱셈 연산이 흐름도상의 후반부에서 일괄적으로 수행되므로 고정 소수점 연산시에 발생할 수 있는 오차의 전파를 줄일 수 있다.

• 한국통신학회논문지
• /
• 제29권3A호
• /
• pp.324-330
• /
• 2004

본 논문에서는 STBC (space tine block codes)의 채널 정보를 이용하여 TCM(Trellis Coded Modulation) 복호기의 연산량을 감소시키는 복호 방법을 제안하였고 이를 하드웨어로 설계 및 검증한 결과를 제시한다. 제안한 방법은 바이어스 포인트 설정을 이용하여 부집합에 n개의 시그널 포인트가 존재할 경우 실제 TCM 복호기에서 연산되는 가지 값을 부집합에서 1개의 시그널 포인트만 필요로 한다. 그러므로 바이어스 포인트 설정을 사용하여 가장 가까운 시그널 포인트를 미리 찾아내어 연산량을 l/n로 줄일 수 있다. 16QAM 8subset 경우에 AED (absolute euclidean distance)연산을 하게 되면 곱셈은 37％, 가감산 41％, 비교는 25％의 연산량 감소 효과가 있다. 또한 본 논문에서는 제안된 STBC와 TCM이 결합된 복호기의 하드웨어 합성 결과를 제시한다. 논리 합성 결과 약 87.6K개의 게이트가 요구됨을 확인하였다.

• 한국통신학회논문지
• /
• 제39B권5호
• /
• pp.317-322
• /
• 2014

데이타 보안과 무결성은 유무선 통신 환경에서 데이터 전송 시에 중요한 요소이다. 대량의 데이터는 전송 전에, 통상 암호 연산 모드를 이용한 블록 암호 알고리즘에 의하여 암호화된다. ECB, CBC 등의 기존 연산 모드 외에 블록 암호 연산 모드로 RBF 모드가 제안된 바 있다. 본 논문에서는, 알려진 평문 공격 (known plaintext attack) 및 선택 평문 공격 (chosen plaintext attack)에 대한, RBF 모드의 안전성을 기존 모드들과 비교 분석한 내용을 소개한다. 분석 결과, 기존의 연산 모드들이 알려진/선택 평문 공격에 취약한데 반하여, RBF 모드는 이들 공격에 안전함을 알 수 있었다.

• 한국게임학회 논문지
• /
• 제13권6호
• /
• pp.43-52
• /
• 2013

경로 탐색은 인공지능의 매우 중요한 요소 중의 하나이며, 여러 분야에서 두루 쓰이는 과정이다. 경로 탐색은 매우 많은 연산이 필요하기 때문에 성능에 매우 중대한 영향을 미친다. 이를 해결하기 위해서 연산량을 줄이는 방식의 연구가 많이 진행되었고, 대표적으로 A* 알고리즘이 있으나 불필요한 연산이 있어 효율성이 떨어진다. 본 논문에서는 A* 알고리즘 중 연산 비용이 높은 노드 탐색 수 등 연산량을 줄이기 위해서 가중치 기반의 선수행 A* 알고리즘을 새롭게 제안한다. 제안한 알고리즘의 효율성을 측정하기 위해 시뮬레이션을 구현하였으며, 실험 결과 가중치를 이용하는 방법이 일반적인 방법보다 약 1~2배 높은 효율을 보였다.

• 디지털콘텐츠학회 논문지
• /
• 제18권3호
• /
• pp.613-619
• /
• 2017

본 논문에서는 대규모 데이터를 길이가 32 미만인 로컬 세그먼트 단위로 구분하고 이 로컬 세그먼트 내에서 정확한 GPU 병렬 프리픽스(prefix) 연산 결과를 출력하는 CUDA (Compute Unified Device Architecture) 코드를 제시한다. 이미 Mark Harris와 Michael Garland가 이러한 목적을 수행하기 위한 CUDA 코드를 이미 발표한 바 있으나 본 논문에서는 로컬 세그먼트의 길이가 32 미만일 때 기존 코드의 결과가 정확하지 않다는 사실을 살펴 보고 그 원인을 논의한 후, 정확한 결과를 출력하는 코드를 제안한다. 본 논문에서 다루는 로컬 세그먼트 단위의 병렬 프리픽스 연산은 최인접 요소 탐색(k-nearest neighbor search) 등은 물론 다양한 대규모 병렬 처리 알고리즘을 구성하는 기본 연산으로 활용 가능하다.