• 대한전자공학회논문지SP
• /
• 제45권3호
• /
• pp.74-79
• /
• 2008

본 논문은 H.264/AVC 비디오 코덱의 부화소 움직임 추정 연산을 효율적으로 줄일 수 있는 고속 부화소 움직임 추정 알고리즘을 제안한다. 부화소 움직임 추정 연산은 보다 정확한 움직임 벡터를 찾을 수 있어 비디오 코덱에 널리 사용되지만, 추가적인 보간 및 탐색 연산으로 인해 부호화기의 연산량을 증가시키는 문제점이 있다. 제안하는 고속 부화소 움직임 추정 알고리즘은 SASR(Simplified Adaptive Search Range)을 이용하여 부화소 움직임 추정 연산을 선택적으로 수행하며 MSDSP(Mixed Small Diamond Search Pattern)을 이용하여 부화소 탐색 지점을 감소시켰다. 제안한 알고리즘은 전역 부화소 탐색 알고리즘과 비교하여 탐색 지점이 최대 93.2% 감소하였으며, PDFPS(Prediction-based directional fractional pixel search) 알고리즘보다 탐색 지점이 최대 81% 감소하며 PSNR 감소는 최대 0.04dB로 화질의 열화는 매우 미비했다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 추계학술발표대회논문집 제23권 2호
• /
• pp.119-122
• /
• 2004

G.723.1은 저 전송률 환경에서 고 음질을 제공하여 주고 있으나 CELP형 부호화기가 갖는 합성에 의한 분석(Analysis by Synthesis)방식의 구조로 인해 많은 처리 시간과 계산량을 요구하게 된다. 본 논문에서는 G.723.1에 대해 NAMDF함수를 적용하여 델타 피치 검색과정의 계산량을 줄여 부호화기의 전체 계산량을 감소시키는 방법을 제안하였다. 기존의 피치 검출 알고리즘에서 피치 검출을 위해 사용하고 있는 자기상관함수는 곱셈 연산에서 발생하는 bit의 dynamic range가 커서 나눗셈 연산에서도 과도한 연산량을 필요로 한다. 따라서, 이러한 계산량의 감소를 위해 기존의 자기상관함수 대신 계산량을 감소하기 위하여 NAMDF 방법을 적용하였고 추가된 skipping 기법을 사용하였다. 계산량 감소율 측면에서는 약 $64\%$의 감소율을 보였고 기존의 방법과 제안한 방법간의 피치 pitch contour은 원음성의 피치 contour와 유사하였고, 음질 평가에서도 기존의 G.723.1 부호화기 합성음과 유사한 길과를 얻을 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
• /
• pp.1391-1394
• /
• 2003

본 논문은 ARM7 TDMI 마이크로프로세서의 연산기능 중 구현되지 알은 나눗셈 연산 기능을 추가로 구현하였다. 이를 위해 ARM ISA(Instruction Set Architecture)에 부호를 고려한 나눗셈 명령어인 'SDIV' 명령어를 추가로 정의하였으며, 나눗셈 알고리즘 Signed Nonrestoring Division을 수행할 수 있도록 ARM7 TDMI 마이크로프로세서의 Data Path를 재 설계하였다. 제안된 방법의 타당성을 검증하기 위하여 현재 ARM7 TDMI 마이크로프로세서의 정수 나눗셈 연산처리 방법과 제안된 구조에서의 정수 나눗셈 연산 처리 방법을 비교하였으며, 그 겉과 수행 cycle의 수가 40％로 감소되는 것을 확인하였다

• Journal of Advanced Marine Engineering and Technology
• /
• 제37권8호
• /
• pp.932-938
• /
• 2013

최근 WLAN을 이용한 실내 위치인식 방법 중 하나인 Fingerprint 기법은 신호의 반사 및 굴절에 의한 페이딩 현상에 강인하여 많이 연구되고 있다. 그러나 이 방법은 신호의 수집과 데이터베이스와 측정된 신호의 비교 연산의 과정에서 요구되는 시간과 연산량이 많다. 본 논문에서는 연산량을 줄이기 위하여 제안한 변형된 데이터베이스를 기반으로 실시간으로 수집되는 신호의 선택적 연산을 이용한 WLAN 실내 위치인식 알고리즘을 제안한다. 제안한 알고리즘은 신호의 세기에 따른 선형보간과 문턱치를 통하여 데이터베이스의 구성 시간 및 크기를 줄이고, 실시간으로 측정되는 신호의 선택적 연산을 통해 연산량은 감소시키면서 위치정확도를 유지하였다. 실험결과 제안한 알고리즘은 실내 복도 환경에서 기존의 Fingerprint 기법 대비 정확도를 17.8% 향상시켰으며 연산량은 평균 46% 감소되는 것을 확인하였다.

• 한국컴퓨터정보학회논문지
• /
• 제11권3호
• /
• pp.141-149
• /
• 2006

본 논문에서는 회로 설계 소프트웨어에서 사용되는 primal-dual 최적화 문제의 해를 구하기 위해 필요한 삼중 행렬 곱셈 연산 ($P=AHA^{t}$)의 성능 개선에 관하여 연구하였다. 이를 위하여 삼중 행렬 곱셈 연산의 속도를 개선하기 위하여 기존의 2단계 연산 방법을 대신하여 1단계 연산 방법을 제안하고 성능을 분석하였다. 제안된 방법은 희소 행렬 H의 블록 대각 구조의 특성을 이용하여 부동 소숫점 연산량을 감소시킴으로써 성능 개선을 이루었으며 더불어 메모리 사용량도 기존 방법에 비하여 50% 이하로 감소하였다. 그 결과 Intel Itanium II 플랫폼에서 기존 2단계 연산 방법과 비교하여 속도 면에서 주어진 실험 데이터 집합에 대하여 평균 2.04 의 speedup을 얻었다. 또한 본 논문에서는 플랫폼의 메모리 지연량과 예측된 캐쉬 미스율을 이용한 성능 모델링을 통하여 이와 같은 성능 개선 수치의 가능 범위를 보이고 실측된 성능개선을 평가하였다. 이와 같은 연구는 희소 행렬의 성능 개선 연구를 기본 연산이 아닌 복합 연산에 적용하는 연구로써 큰 의미가 있다.

• 한국정보전자통신기술학회논문지
• /
• 제12권3호
• /
• pp.186-191
• /
• 2019

본 논문은 고속 특징추출 알고리즘의 구현 방법을 제안한다. 제안하는 방법은 블록 유형 분류 알고리즘을 기반으로, 블록 유형 분류 알고리즘 적용 시, 영상 특징 정보가 발생하지 않는 스무스 블록에서 연산을 생략하여 영상 특징 검출에 필요한 연산시간을 감소시킬 수 있다. 200장의 표준 테스트 이미지를 활용해 매크로 블록의 크기를 $64{\times}64$로 나누어 스무스 블록의 발생 빈도를 측정한 결과 전체의 29.5%만큼 발생하는 것을 정량적으로 확인했다. 이 의미는 다양한 영상 정보를 포함하고 있는 표준 테스트 이미지 내에서는 29.5%에 해당하는 만큼 연산의 복잡도를 감소시킬 수 있다는 의미를 나타낸다. 제안된 방법을 케니 윤곽선 검출 알고리즘에 적용하면 이차원 미분 필터, 그라디언트 크기 및 방향 연산, 비최대 억제, 적응형 임계값 연산, 히스테리시스 임계 처리와 같은 총 다섯 단계의 영상처리에 필요한 지연시간을 완전히 제거할 수 있다. 이와 같은 방법으로 다양한 특징 검출 알고리즘에 블록 유형 구분 알고리즘을 적용해, 연산에 필요한 시간을 감소할 수 있을 것을 기대한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
• /
• pp.433-435
• /
• 2006

P2P 그리드 컴퓨팅 환경에서 자원제공자가 수행한 연산 결과의 정확성을 보장하는 것은 중요한 고려사항이다. 기존의 연산 결과 검사에 대한 연구들은 중앙 서버가 연산 결과를 관리하는 중앙집중형 환경에서 이루어졌다. 그러나 중앙집중형 환경에서 중앙 서버의 부하로 인한 확장성 문제로 최근에는 분산형 환경에서 많은 연구가 진행 중이나 연산 결과 검사에 대한 연구는 없는 실정이다. 게다가 분산형 환경은 연산 결과를 관리하는 중앙 서버의 부재로 연산 결과를 신뢰하기 어렵고, 또한 검사하기도 어렵다. 이에 본 논문에서는 분산형 P2P 그리드 컴퓨팅 환경에서 자원제공자의 평판도 기반연산 결과 검사 기법을 제안한다. 제안 기법은 자원제공자의 가용성과 평판도를 기반으로 작업 트리를 구성한 후, 트리의 단계별 특징에 따라 차별화 된 연산 결과 검사와 스케줄링을 수행하여, 기존 연산 결과 검사 기법을 분산형 환경에 그대로 적용할 때보다 연산 결과의 정확성은 보장하면서 연산 결과 검사로 인한 부하는 감소시킨다.

• 한국산학기술학회논문지
• /
• 제13권11호
• /
• pp.5389-5396
• /
• 2012

본 논문에서는 H.264/AVC의 고성능 잔여 데이터 복호기를 위해 최적화된 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 새로운 역영자화 수식들을 적용한 공통 연산기를 갖는 병렬 역양자화기와 병렬 역변환기를 통합한 하드웨어 구조이다. 새로운 역양자화 수식들은 기존 수식에서 나눗셈 연산을 제거하여 연산량 및 처리시간을 감소시키고 새로운 수식들을 처리하기 위해 곱셈기와 왼쪽 쉬프터로 구성된 하나의 공통 연산기를 사용한다. 역양자화기는 4개의 공통 연산기를 병렬처리하기 때문에 $4{\times}4$ 블록의 역양자화 수행 사이클 수를 1 사이클로 감소시키고, 제안하는 역변환기는 8개의 역변환 연산기를 사용하여 $4{\times}4$ 블록의 역변환 수행 사이클 수를 1 사이클로 감소시킨다. 또한 제안하는 구조는 역양자화 연산과 역변환 연산을 동시에 수행하기 때문에 하나의 $4{\times}4$ 블록을 처리하는 데 1 사이클이 소요되어 수행 사이클 수가 감소한다. 제안하는 구조를 Magnachip 0.18um CMOS 공정 라이브러리를 이용하여 합성한 결과 게이트 수는 21.9k, critical path delay는 5.5ns이고, 최대 동작 주파수는 181MHz이다. 최대 동작 주파수에서 제안하는 구조의 throughput은 2.89Gpixels/sec이다. 표준 참조 소프트웨어 JM 9.4에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조들 대비 88.5% 이상 향상되었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2005년도 춘계학술발표대회
• /
• pp.1697-1700
• /
• 2005

파일에 대한 분할과 재결합은 네트워크를 통한 대용량 파일 전송 시에 자주 사용되는 연산이다. 위 연산들은 현재 유저 레벨의 어플리케이션에 의해 제공되고 있어 동일한 데이터를 외부 장치내에서 복사하는 불필요한 동작을 수행한다. 이러한 단점을 제거하기 위해 커널 레벨의 파일 시스템에 I-node 간의 디스크 블록 재배치를 수행하는 연산을 설계하였다. 그리고 새로운 분할과 재결합 연산을 구현한 파일 시스템 시뮬레이터로 실험을 수행하여 성능을 평가하였다. 결과적으로, 64Mbytes 크기의 파일에 대해 분할 연산은 399 배, 재결합 연산은 682 배의 수행 시간 감소를 보여주었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2011년도 한국컴퓨터종합학술대회논문집 Vol.38 No.1(C)
• /
• pp.49-52
• /
• 2011

모바일 폰에서는 데이터 저장을 위해 낸드 플래시 메모리가 널리 사용하고 있다. 그리고 제한된 리소스 환경임에도 데이터의 효율적인 관리를 위해 임베디드 데이터베이스 시스템을 탑재하는 모델이 점차 늘고 있다. 플래시 메모리의 쓰기 연산은 읽기 연산에 비해 고비용의 연산이며 쓰기 연산이 많을수록 빈 블록을 더 빠르게 소모시켜 고비용의 지우기 연산을 유도하므로 성능 저하를 유발하는 특징이 있다. 본 논문에서는 리소스가 제한적인 모바일 폰에 적용되는 데이터베이스에서의 쓰기 연산 최소화를 위한 지연 갱신 기법을 제안한다. 이 기법은 기존의 그림자 페이지 기법을 모바일 환경에 맞도록 변형하여 플래시 메모리의 쓰기 및 지우기 연산을 감소시켜 데이터베이스의 성능을 향상 시킨다.