• Proceedings of the Korean Information Science Society Conference
• /
• 2004.04b
• /
• pp.79-81
• /
• 2004

하나의 UDDI 노드에 저장된 웹 서비스 정보는 복제 연산을 통해 같은 레지스트리에 속한 다른 노드에도 똑같이 저장된다. 이러한 복제 연산은 change Record의 생성, 전송, 처리를 통해 수행된다. 그런데, 한 노드에서 성공적으로 처리된 연산이라도 복제 과정에서는 올바르게 동작하지 않을 수가 있다 본 논문에서는 기본적인 복제 과정 외에, 복제 연산 중에 발생한 에러의 발견 및 처리, 저널의 효율적인 관리, 키 생성 등의 문제를 해결하기 위한 방법을 제안하고 있다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• fall
• /
• pp.221-222
• /
• 2021

본 연구는 Convolution Neural Network에서 사용되는 Convolution 연산기를 Systolic Array를 이용하여 구현한다. 두 개의 층으로 나뉜 연산기에 고정 소수점 값을 가지는 커널 값과 연속적인 입력을 넣고 정확한 출력이 나오는지 확인한다. 연산기 구현은 Verilog HDL로 하였으며 대조 연산은 Python에서 진행하였다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05d
• /
• pp.955-958
• /
• 2002

암호화를 위한 블록간의 연산 모드에서 어떤 연산 모드를 사용하는가에 따라 평문, 암호문 또는 키 추측 등에 많은 영향을 주게 된다. 본 논문에서는 여러 가지 블록 암호 연산 모드에 대해 알아보고, 다음 블록에 대한 키 정보의 암호화 강도를 효율적으로 높일 수 있는 RFB(Round key FeedBack) 운영 모드를 제안한다.

• Review of KIISC
• /
• v.16 no.1
• /
• pp.112-116
• /
• 2006

현대의 디지털통신기기나, 오디오/비데오 전자기기엔 항상 비바이나리 에러정정복부호기가 사용되는데 그중 필수적으로 사용되는 Reed Solomon복부호화기기를 설계할 때, 갈로이스장 내의 원소간 연산이 필수적으로 사용된다. 본논문에선 이 연산장치를 쉽고 빠르게 구현할 수 있는 효율적 설계법을 제시한다. 또한각 연산기에 대해 예를 들어 설명하고 증명했다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04a
• /
• pp.269-271
• /
• 2003

본 논문에서는 타원 곡선 암호의 성능을 향상시키기 위한 효율적인 최적 확장체 연산 알고리즘을 제안한다. 제안하는 알고리즘은 CPU에서 제공되는 정수 곱셈 명령 1회 실행에 두 개의 하위체 연산을 병렬적으로 수행하도록 함으로써 최적 확장체에서의 곱셈, 제곱, 역원 연산의 속도를 향상시킨다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.1
• /
• pp.57-67
• /
• 2005

Fast scalar multiplication of points on elliptic curve is important for elliptic curve cryptography applications. In order to vary field sizes depending on security situations, the cryptography coprocessors should support variable length finite field arithmetic units. To determine the effective variable length finite field arithmetic architecture, two well-known curve scalar multiplication algorithms were implemented on FPGA. The affine coordinates algorithm must use a hardware division unit, but the projective coordinates algorithm only uses a fast multiplication unit. The former algorithm needs the division hardware. The latter only requires a multiplication hardware, but it need more space to store intermediate results. To make the division unit versatile, we need to add a feedback signal line at every bit position. We proposed a method to mitigate this problem. For multiplication in projective coordinates implementation, we use a widely used digit serial multiplication hardware, which is simpler to be made versatile. We experimented with our implemented ECC coprocessors using variable length finite field arithmetic unit which has the maximum field size 256. On the clock speed 40 MHz, the scalar multiplication time is 6.0 msec for affine implementation while it is 1.15 msec for projective implementation. As a result of the study, we found that the projective coordinates algorithm which does not use the division hardware was faster than the affine coordinate algorithm. In addition, the memory implementation effectiveness relative to logic implementation will have a large influence on the implementation space requirements of the two algorithms.

• KIPS Transactions on Computer and Communication Systems
• /
• v.5 no.8
• /
• pp.181-188
• /
• 2016

Recently, as the amount of spatial information increases, an interest in the study of spatial information processing has been increased. Spatial database systems extended from the traditional relational database systems are difficult to handle large data sets because of the scalability. SpatialHadoop extended from Hadoop system has a low performance, because spatial computations in SpationHadoop require a lot of write operations of intermediate results to the disk, resulting in the performance degradation. In this paper, Spatial Computation Spark(SC-Spark) is proposed, which is an in-memory based distributed processing framework. SC-Spark is extended from Spark in order to efficiently perform the spatial operation for large-scale data. In addition, SC-Spark based on the GPGPU is developed to improve the performance of the SC-Spark. SC-Spark uses the advantage of the Spark holding intermediate results in the memory. And GPGPU-based SC-Spark can perform spatial operations in parallel using a plurality of processing elements of an GPU. To verify the proposed work, experiments on a single AMD system were performed using SC-Spark and GPGPU-based SC-Spark for Point-in-Polygon and spatial join operation. The experimental results showed that the performance of SC-Spark and GPGPU-based SC-Spark were up-to 8 times faster than SpatialHadoop.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.577-579
• /
• 2005

본 논문에서는 Cactus와 Globus를 사용하는 그리드 컴퓨팅 환경에서 작업 마이그레이션(Job Migration)에 대해 연구 하였다. 그리드 컴퓨팅은 고속의 네트워크로 연결된 다중의 사이트에 분산되어 있는 연산 자원들을 활용하는 것으로서, 연산 자원들의 효율적인 이용이 중요하다. 연산자원의 효율적인 이용의 한 방법으로서 작업 마이그레이션은 이동 에이전트, 부하 균등화, 결함 허용 등을 위해 사용될 수 있다. 본 논문에는 한 사이트에서 실행중인 연산 작업이 중단된 경우, 유휴한 다른 사이트의 연산자원으로 이동한 후 체크포인팅 파일을 이용하여 중단된 지점부터 복구하여 연산을 계속 수행하도록 하는 연구를 수행하였다. K*Grid 환경에서 연산시간을 효과적으로 단축함을 실험으로 확인하였다. 보다 동적인 그리드 컴퓨팅에서 결함허용, 연산자원의 효율적인 이용 방법으로 사용될 수 있다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.20 no.2
• /
• pp.187-193
• /
• 2020

Floating point arithmetic in microprocessor is the computation of addition, subtraction, multiplication, and division of floating point data to improve accuracy. In general, when designing a processor, floating point instructions are often excluded because of its complexity and only integer instructions are provided. However, in order to carry out the computations for not only engineering and technical operations but also artificial intelligence and neural networks that are in the spotlight today, floating point operations must be included. In this paper, we design a 32-bit ARMv4 family of processors with floating-point arithmetic instructions using VHDL and verify with ModelSim. As a result, ARM's floating point instructions are successfully executed.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11b
• /
• pp.1037-1040
• /
• 2003

본 논문에서는 LAN 상에서 유휴 PC 들을 연산에 활용하는 PC Cluster 시스템에 대해 연구하였다. 특히, PC 실습실에 있는 PC 들의 유휴시간(Idle time)대를 이용하여 Cluster 연산에 사용함으로써 별도의 전용 클러스터 시스템을 설치하기 위한 하드웨어 및 설치 공간이 필요로 하지 않는다는 장점을 갖는다. PC 실습실의 PC 들은 주간에는 주로 교육 및 실습에 사용되며 오후 6시부터 오전 9시까지의 실습에 사용되지 않는 유휴시간을 CPU-Intensive 한 작업들을 병렬로 수행하는 PC Cluster로 구성하여 저가격의 고성능 시스템을 구축할 수 있다. 그리고 특정 연산을 전담하는 노드들을 지정하고 이 노드들의 연산 결과를 인접한 다른 노드들에게 전달함으로써 연속적인 다음 연산을 적용할 수 있도록 파이프라인(Pipeline) 형태로 구성한다. 파이프라인 형태의 PC Cluster 에서 연산을 겹침(Overlapped)으로서 처리량(Throughput)을 높일 수 있다. LAN으로 연결된 PC 실습실의 PC 들은 인터넷상의 연산 자원들보다 안정되고 신뢰성이 있기 때문에 복잡한 보안 기법을 사용하지 않아도 된다. 또한 연산시간이 유휴시간으로 고정되어 있기 때문에 네트워크의 부하 및 노드의 부하를 고려하는 복잡한 부하균등화 기법이나 스케줄링 기법이 필요로 하지 않는다.