• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.82-90
• /
• 2011

스마트폰을 비롯한 각종 매체가 발전함에 따라 우수한 성능의 부동소수점 연산기 필요성이 점차 증가하고 있다. 이러한 요구에 따라 이 논문에서는 기본이 되는 덧셈/뺄셈 뿐 아니라 기존보다 향상된 곱셈과 비교, 변환 연산을 수행하는 고속의 단정도/배정도 부동소수점 연산기의 설계를 제안한다. 가장 많이 사용하는 덧셈/뺄셈 연산기는 반올림 연산 시에 병렬화 작업을 수행함으로서 최적화를 구현하였다. 그래픽 연산 등에서 복잡한 수의 행렬연산이 많이 사용되는데, 이를 빠르게 계산하기 위해서 곱셈기 대신에 곱셈 후 덧셈을 수행하는 단일 곱셈-누산기(MAF)를 설계하였다. 분기 명령은 프로그램에서 자주 사용하는 명령으로 비교 연산에 의해 분기 조건이 결정되는데 이 논문에서는 파이프라인이 완료되기 전에 수행된 비교연산의 결과값을 바이패싱함으로서 연산의 수행시간을 감소시켰다. 또한 IEEE754-2008 표준에 추가된 변환연산을 포함하여 설계하였다. RTL 설계를 검증하기 위하여 연산기마다 40만개의 테스트 벡터를 가중치 무작위 방식으로 선별하여 시뮬레이션을 수행하였다. 검증 후에는 삼성 저전력 45nm 공정에서 합성을 수행하여 600MHz의 동작 주파수를 만족하였다. 또한 개선된 FPU와 기존의 FPU와 비교하여 면적의 감소를 확인하였다.

• 한국통신학회논문지
• /
• 제26권6B호
• /
• pp.727-735
• /
• 2001

본 논문은 8-VSB Advanced Digital TV용으로 사용할 수 있도록 ATSC(Advanced Television Standard Committee)의 규약을 만족시키도록 구현한 Reed Solomon 디코더에 대하여 기술한다. 구현된 RS Decoder는 공유된 Tree 구조의 Arithmetic 블록을 사용하여 종래의 기술보다 더 효율적인 연산기 구조를 제안하였으며 빠른 에러 탐지와 정정 시간으로 인한 FIFO의 사용갯수와 Latency Time을 크게 감소시킨 개선된 구조를 제안한다. 일반적으로 2N+A만큼의 Latency Time과 FIFO 개수를 N+A 만큼으로 감소시켰다. 이 RS 디코더는 Verilog HDL로 설계되었고 Synopsys Design Compiler에 의해 합성되었다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2007년도 추계 종합학술대회 논문집
• /
• pp.209-211
• /
• 2007

2차원 상호작용하는 페르미온 계에 대한 혼돈 대각화 계산의 컴퓨터 계산 시간이, 대칭성 연산과 같은 여러 가지 방법을 이용함으로써 감소되었다. 첫째로, 각각의 격자를 업스핀(${\uparrow}$) 격자와 다운스핀(${\downarrow}$) 격자로 나누어서 2부분 격자가 가능케 했다. 이에 따라, 유효한 바탕 상태는 업스핀 배열에 다운스핀 배열을 겹침으로써 얻어진다. 결과적으로, 시험 바탕 상태를 저장하는데 사용되는 메모리 공간이 현저하게 감소되었다. 두 번째로, 바탕 상태 집합을 구성할 때, 해밀토니안 행렬의 원소들을 순람표에 기록하였다. 그럼으로써, 혼돈 대각화 과정에서 해밀토니안 행렬의 원소들을 반복적으로 계산하는 것을 피했다. 세 번째로, 바탕 상태 집합에 대칭성 연산을 적용함으로써 원 바탕 상태 집합이 대칭성 연산의 고유벡터들로 구성된 새로운 바탕 상태 집합으로 변환되었다. 기저 상태 파동함수는 대칭적인 바탕상태 (결합상태) 집합으로부터 구성되었다. 결과로서, 대칭성 연산을 이용함으로써, 혼돈 대각화 계산에 쓰이는 바탕상태의 총 개수가 50%까지 감소되었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (1)
• /
• pp.709-711
• /
• 2005

이 논문에서는 CATIA, PRO-E 등의 CAD에서 3D 모델을 생성할 때 사용하는 파라메트릭 솔리드 모델링 기법에서 일반적으로 사용하는 방법보다 모델링 데이터의 용량을 크게 줄일 수 있는 방법에 대하여 고찰한다. 3D 파라메트릭 솔리드 모델링 기법은 기본적인 상세 솔리드들을 생성하여 부울(Boolean) 연산으로 이들을 조합하여 복잡한 형상(geometric object)을 만드는데 이 과정에서 많은 부울 연산이 수행된다. 그런데 각각의 상세 솔리드들의 크기가 필요 이상으로 크게 만들어 짐으로써 생성된 모델의 데이터 용량이 방대하게 되고 생성시간에도 영향을 미친다. 여기에서는 실무 경험을 바탕으로 처음에 생성된 상세 솔리드의 불필요한 부분을 제거하여 부울 연산에 알맞은 크기로 변경하여 모델링 데이터의 용량을 줄이는 방법을 제안한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2007년도 하계학술대회 논문집
• /
• pp.223-225
• /
• 2007

본 논문에서는 FPGA(Field Programmable Gate Array) 기반의 전류 제어기를 설계하고 구현하였다. 기존의 DSP (Digital Signal Processor) 기반의 전류 제어기는 알고리즘 연산으로 인해 일반적으로 한 샘플링의 디지털 시지연이 발생한다. 반면에, FPGA 기반의 전류제어기는 FPGA의 높은 연산 능력을 이용하여, 알고리즘 연산에 필요한 시간을 감소시킬 수 있다. 이는 시지연이 물리적으로 줄기 때문에, 어떠한 시지연 보상 알고리즘 없이 전류 제어기의 대역폭을 향상시킬 수 있다. 구현된 FPGA 기반의 전류 제어기의 성능은 실험을 통해 검증되었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (B)
• /
• pp.61-63
• /
• 2005

본 논문에서는 수평 분산 데이터베이스에서 각 로컬 데이터베이스의 세부 데이터를 유출하지 않는 순차패턴 마이닝 기법을 제안한다. 데이터 마이닝은 대용량 데이터베이스에서 유용한 지식을 추출하는 기법으로서 각광을 받고 있다. 그러나 분산 데이터베이스를 대상으로 마이닝을 수행하는 경우, 데이터 공유에 따른 개인 혹인 집단의 프라이버시가 유출될 수 있다는 문제점이 존재한다. 따라서 본 논문에서는 프라이버시 보호를 위하여 각 로컬 데이터베이스의 세부 데이터를 보호하면서도, 마이닝 결과의 정확성을 보장할 수 있는 새로운 순차 패턴 마이닝 기법을 제안한다. 제안된 기법에서는 우선, 세부 데이터의 유출을 방지하기 위하여 마이닝의 대상이 되는 항목과 항목간의 시간 선후 관계의 성립 여부를 벡터로 표현한 후, 이들 벡터간의 스칼라 프로덕트 연산을 수행하여 얻어진 결과를 패턴의 지지도로 활용하는 방안을 제안하였다. 또한, 연산 결과에 영향을 미치지 않는 벡터를 미리 제거하여 스칼라 프로덕트 연산에 따른 비용을 감소시키는 방안을 제안하였다.

• 대한전자공학회논문지SD
• /
• 제44권8호
• /
• pp.30-37
• /
• 2007

유한체 $GF(2^m)$에서의 다항식의 지수승 연산은 암호학(Cryptography), DSP(digital signal processing), 에러 정정 코드에서 기본적인 연산으로 사용되어진다. 기존의 방법들은 지수승 연산을 병렬처리가 가능한 Right-to-Left 이진 방법으로 구성하여 연산시간을 줄이는 방법을 사용하였다. 본 논문에서는 기존의 다항식 기저에서 Right-to-Left 이진 방법으로 구성되었던 다항식의 지수승기를 약한 쌍대 기저 기반에서 삼항 기약다항식을 이용한 Left-to-Right 이진 형태로 구성한다. 제안하는 방법은 Left-to-Right는 고정된 다항식을 곱한다는 점에 착안, 사전계산을 이용하여 연산량을 감소시킨다. 본 논문에서 제안하는 방법은 제곱기(squarer)와 곱셈기(multiplier)를 모두 수행하는 시간이 기존 지수승기의 곱셈기의 연산 시간보다 같거나 작아 Left-to-Right 형태와 Right-to-Left 형태의 기존 지수승기보다 각각 기약 다항식이 $x^m+x+1$의 경우 약 17%, 10%, $x^m+x^k+1(1의 경우 약 21%, 9%, $x^m+x^{m/2}+1$의 경우 15%, 1%의 시간이 단축된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2004년도 춘계종합학술대회
• /
• pp.247-250
• /
• 2004

Goldschmidt 알고리즘에 의한 부동소수점 1.f2의 역수는 q=NK1K2....Kn (Ki=1+Aj, j=2i)이다. 본 논문에서는 N과 A 값을 1.f2의 값에 따라서 선정하고 Aj의 값이 유효자리수의 반이하 값을 가지면 연산을 종료하는 개선된 Goldschmidt 부동소수점 역수 알고리즘을 제안한다. 1.f2가 1.01012보다 작으면 N=2-1.f2, A=1.f2-1로 하며, 1.01012보다 크거나 같으면 N=2-0.lf2, A=1-0.lf2로 한다. 한편 Goldschmidt 알고리즘은 곱셈을 반복해서 수행하므로 계산 오류가 누적이 된다. 이러한 누적 오류를 감안하면 배정도실수 역수에서는 2-57, 단정도실수 역수에서는 2-28의 유효자리수까지 연산해야 한다. 따라서 Aj가 배정도실수 역수에서는 2-29, 단정도실수 역수에서는 2-14 보다 작아지면 연산을 종료한다. 본 논문에서 제안한 개선한 Goldschmidt 역수 알고리즘은 N=2-0.1f2, A=1-0.lf2로 계산하는 종래 알고리즘과 비교하여 곱셈 연산 회수가 배정도실수 역수는 22%, 단정도실수 역수는 29% 감소하였다. 본 논문의 연구 결과는 테이블을 사용하는 Goldschmidt 역수 알고리즘에 적용해서 연산 시간을 줄일 수 있다.

• 한국정보과학회논문지:데이타베이스
• /
• 제27권4호
• /
• pp.671-681
• /
• 2000

클라이언트-서버(Client-Server) 데이터베이스 환경에서 병목현상의 해결책으로 클라이언트캐시(Client cache)를 사용할 수 있다. 여러 클라이언트들이 같은 데이터베이스의 일부를 캐시한 복사본을 사용할 때, 다른 클라이언트들과 서버간에 일관성 유지를 보장해주어야 한다. 캐시의 일관성을 유지하기 위한 여러 가지 알고리즘들이 제안되어왔다. 그 중에서 O2PL(Optimistic Two Phase Locking) 기법은 동시성을 증가시킬 수 있는 주요 장점이 있다. 그러나 O2PL 알고리즘은 트랜잭션이 완료(commit) 연산을 요구하는 시점에서 접근한 캐시데이터의 일관성을 위한 작업이 시작되므로 최종적인 완료까지는 지연이 발생하게된다. 이때 다른 클라이언트에서 잠금 충돌(lock conflict)에 의해 전역 교착상태(global deadlock)가 발생한다면 블락(block)되어 지연되는 시간은 더욱 증가하게된다. 본 논문에서는 향상된 O2PL 기법으로 PN(Preemption by Notification)-O2PL 기법을 제안한다. 이 접근에서는 O2PL의 특성으로 얻을 수 있는 연산정보를 관련된 다른 트랜잭션에게 통지(notification)로 사용하고 제시한 조건에 해당할 경우 상대 자원을 바로 사용할 수 있게 한다. 이 조건은 대부분의 전역 교착 상태에 해당하는 두 트랜잭션간의 교착상태를 조기에 신속히 감지할 수 있게 하여 트랜잭션 완료의 지연을 감소시키게 한다. PN-O2PL 알고리즘이 기존의 O2PL기법보다 빠른 응답시간을 얻을 수 있음을 모의 실험을 통하여 보인다.

• 융합신호처리학회논문지
• /
• 제9권4호
• /
• pp.245-252
• /
• 2008

본 논문에서는 H 264 인코딩 과정 중 모드 결정 및 움직임 예측 부분의 개선을 위한 새로운 방법을 제안한다. 제안한 방법은 H 264 모드 결정 과정 중 참조 프레임의 선택 과정 생략과 모드 결정 기준의 하나인 SAD 연산과정의 개선을 사용하여 인코딩 과정에서 수행되는 연산량을 감소시켜 인코딩 수행시간을 절감하는 방법이다. 제안하는 방법의 성능 평가를 위하여 H 264 표준에서 제공되는 QCIF 사이즈, YUV 4:2:0 포맷의 영상을 이용하여 실험 영상을 만들어 적용하였다. 본 논문에서 제안한 방법을 적용한 결과 알고리즘 1은 약간의 화질 열화를 보이며 수행시간은 10프레임씩 인코딩 하였을 때 평균 4.7% 감소하였으며, 알고리즘 2는 약 0.98dB정도의 화질 열화를 보이지만 인코딩 수행시간은 평균 9.6% 감소하였다.