• 한국정보과학회논문지:시스템및이론
• /
• 제36권5호
• /
• pp.422-428
• /
• 2009

플래시 메모리는 부피가 작고, 가볍고, 소비전력이 낮으며 입출력이 빨라 최근 소형기기의 저장 장치로 널리 사용이 되고 있다. 그러나 플래시 메모리는 지움 연산을 수반하는 가비지 컬렉션을 수행해야 한다. 지움 연산은 속도가 느리고, 각 블록마다 지움 연산 횟수가 제한이 있다. 따라서 본 논문에서는 지움 연산 횟수와 각 블록의 지움 횟수 편차를 줄이는데 초점을 맞춘 균등화 정책을 제안한다. 따라서 플래시 메모리의 페이지 사용률에 기반을 둔 두 가지 가비지 컬렉션 수행 모드를 정의하고 그리고 각 모드에 대해 다른 지움 비용을 계산하여 전체 지움 연산 횟수와 각 블록의 지움 횟수 편차를 최소화하는 가비지 컬렉션 기법을 제안한다. 추가로 가비지 컬렉션 연산 시간을 최소화하기 위해 그룹 관리 기법을 제안해 보다 빠른 수행 시간을 가질 수 있도록 한다. 실험 결과 제안하는 정책은 기존의 Greedy 와 CAT 기법의 장점들을 동시에 나타내었고, 지움 횟수 편차를 평균 85% 감소 시켰고 가비지 컬렉션 수행 시간을 최대 6% 단축 시켰다

• 한국의학물리학회지:의학물리
• /
• 제3권2호
• /
• pp.67-81
• /
• 1992

방사선영상의 충실도를 저하시키는 것에는 여러가지 물리적현상이 있다. 가장 보편적인 저하타입은 해상력의 상실과 노이즈의 증가이다. 본 논문은 해상력과 해상력에 미치는 인자, 그리고 그 인자들의 특성을 다룬다. 영상을 흐리게 하는 일반적인 현상때문에 생기는 해상력 상실을, 일차원및 이차원 신호를 대상으로 그림과 수학으로 설명한다. 점분산함수, 선분산함수, 컨볼루션 적분함수및 모둘전달함수등을 논의한다. 또한 퓨리에 변환을 사용해서 주파수영역의 연산개념을 언급한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (상)
• /
• pp.365-368
• /
• 2002

본 논문에서는 SANtopiaVM의 데이터 가용성 및 성능을 고려한 에러 핸들링 정책을 제안한다. 제안하는 에러 핸들링 정책은 RAID1과 RAID5에 대한 정책으로 추분하며 에러 발생시의 복구를 위하여 RAID1에서는 FBB(Failed Block Bitmap)라는 비트맵을 추가하여 데이터의 일관성을 유지하고 디스크의 복구 시에는 저기 연산에 대한 부하 분산 및 복구 비용을 감소시키는 쓰기 연산을 제안함으로서 에러 핸들링 시에 입출력 비용을 줄인다. RAID5에서는 추가적인 여분 디스크를 사용한 Sparing Disk 기법을 제안함으로서 디스크 에러 모드에서도 정상 모드의 성능에 근접하는 입출력 성능을 보장하며 빠른 디스크 복구를 지원한다. 제안하는 에러 핸들링 정책은 SANtopiaVM RAID의 오류 발생시, 시스템 성능의 급격한 저하를 완화할 수 있으며 에러로부터 빠른 복구를 지원함으로서 데이터에 대한 효율적인 고 가용성의 특징을 제공한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 추계학술발표대회
• /
• pp.281-282
• /
• 2009

본 논문은 자료구조 알고리즘의 데이터 연산 흐름 과정을 3차원 애니메이션으로 가시화함으로서 학습자의 이해력을 실시간적으로 향상시켜줄 수 있는 3차원 시뮬레이터 시스템 개발에 관한 것이다. 알고리즘은 그 자체가 가지고 있는 난이도 때문에 의사 코드나 실제 코드로서는 이해하기가 어려울 뿐만 아니라 알고리즘의 특성을 파악하기 쉽지 않다는 문제점이 있다. 그러므로 본 논문은 이러한 문제점들을 개선하고 학습자들에게 이해력을 효율적으로 제공하기 위하여 3차원 가상공간에서 데이터 연산 과정을 애니메이션 기법을 사용하여 실시간으로 가시화할 수 있도록 하였다. 본 논문은 교육자와 학습자 모두에게 효율적인 멀티미디어식 교육 환경을 제공하여 자료구조 알고리즘에 대한 이해와 관심을 높이고 나아가서는 논리적이고 분석적인 사고방식을 키우는데 활용할 수 있을 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.67-74
• /
• 2005

암호화 시스템은 다양한 표준으로 인해 하드웨어 구성에 많은 어려움이 있다. 본 논문에서는 다양한 암호화 규격을 수용할 수 있는 재구성 가능한 타원 곡선 암호화 프로세서 구조를 제안한다. 제안된 프로세서 구조는 32bit 크기의 입출력 포트와 내부 버스를 가지며 유한체 연산 장치(AU), 입력/출력 장치(IOU), 레지스터 파일 그리고 프로그램이 가능한 제어 장치(CU)로 이루어져 있다. 제어 장치의 ROM에 저장되어 있는 마이크로 코드에 의하여 프로세서에서 사용할 키의 길이와 원시 다항식이 결정된다 마이크로 코드는 사용자가 프로세서 내부 ROM에 프로그래밍을 통해 저장할 수 있다. 프로세서 내부의 각 장치는 32 bit 크기의 버스로 연결되어 있어 타원 곡선 암호 규격에 무관하게 동작이 가능하므로 32bit 규격의 입출력 포트만 가지고 있으면 새로운 장치로 교체가 가능한 모듈 구조를 갖고 있다. 따라서 소프트웨어적으로 새로운 마이크로 코드를 프로그래밍하고 하드웨어적으로는 필요한 연산 장치의 교체를 통하여 다양한 타원 곡선 암호 체계에 응용될 수 있다. 본 논문에서는 제안된 프로세서 구조를 이용하여 타원곡선 암호화 프로세서를 구현하였으며 그 결과를 기존의 암호화 프로세서와 비교하였다.

• 한국초등수학교육학회지
• /
• 제15권1호
• /
• pp.1-18
• /
• 2011

본 연구는 어림하기를 통한 소수점 찍기 활동이 초등학교 5학년 학생들의 연산과 소수점 오류를 줄이는 데에 어떤 영향을 주는지를 판단해 보고자 하는데 그 목적이 있다. 위의 연구를 위하여 실험 집단에는 소수의 연산에서 어림하기를 통한 소수점 찍기 활동을 실시하였고, 비교 집단에는 전통적인 방법의 소수점 찍기 활동을 각각 실시하였다. 그 결과 두 집단 사이의 문제해결력에서는 유의미한 차이가 없었으나 계산력에서 유의미한 차이를 발견할 수 있었으며 어림을 통한 소수점 찍기 활동이 소수점 오류를 줄이는데 지속적으로 영향을 주는 것으로 나타났다. 이는 어림하여 소수점을 찍는 활동이 소수의 개념적 이해와 소수 자릿값에 대한 이해를 도와주며, 소수의 곱셈, 나눗셈에서 소수점의 위치를 정하는데 도움을 준다는 것을 시사한다.

• 한국통신학회논문지
• /
• 제25권8B호
• /
• pp.1460-1468
• /
• 2000

본 논문에서는 고정소수점 DSP인 TMS320C6201을 이용하여 MPEG-1 Layer III 오디오 디코더를 실시간으로 동작하도록 구현하였다 음질의 손실 없이 부동소수점 연산을 고정소수점 연산으로 변환하였으며 적은 메모리를 사용하여 동작하도록 소스프로그램을 최적화하였다 특히 연산의 정확성을 위해서 Descaling 모듈에서 중점적으로 부동소수점 연산을 고정소수점 연산으로 변환하여UT고 연산량과 프로그램 크기를 줄이기 위해서 IMDCT 모듈과 Synthesis Polyphase Filter Bank 모듈에 대해서 최적화 작업을 수행하였다 그 결과 구현된 디코더는 TMS320C6201 DSP가 수행할 수 있는 최대 연산량의 26% 만으로 실시간 동작이 가능하여UT으며 사용된 프로그램 ROM의 크기는 3.13 kWord 데이터 RAM의 크기는 9.94 kWord 이었다 부동소수점 프로그램의 최종 출력 PCM값과 구현된 고정소수점 연산의 최종 출력 PCM값을 비교하여 60 dB 이상의 높은 SNR를 가짐을 확인함으로써 고정소수점 연산의 정확성을 검증하였다. 또한 EVM 보드에서 사운드 입출력과 호스트(PC) 통신을 이용하여 실시간으로 동작함을 확인하였다.

• 한국음향학회지
• /
• 제33권4호
• /
• pp.262-267
• /
• 2014

최근 능동소나에서 표적의 탐지성능을 향상하기 위해 상당히 긴 펄스가 사용되고 있다. 이렇게 송신 파형의 길이가 길어지면 콘볼루션(convolution)을 이용하여 구현한 정합필터는 과도한 연산량이 요구되어 구현측면에서 불리하다. 주파수 영역에서 중첩-합(overlap-add) 또는 중첩-저장(overlap-save) 방법을 이용한 정합필터를 수행하면 이러한 문제를 해결할 수 있으나, 실시간 처리를 위해 시스템의 입출력 연동주기가 고정된 경우 FFT 길이가 제한되어 성능저하가 발생한다. 이 경우 연산효율을 높이기 위한 방법으로 필터를 균등 분할하되 IFFT 연산의 재사용을 통해 연산 효율을 높이는 FDL(Frequency Delay Line, 주파수 영역 지연-합) 방법과 필터를 가변적으로 최적 분할하는 MC(Minimum Cost, 최소 비용) 방법이 알려져 있다. 본 논문은 위 두 가지 방법을 결합하여, 정합필터를 효율적으로 분할하여 수행할 수 있는 새로운 방법을 제안하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.712-713
• /
• 2011

본 논문에서는 파이프라인 구조의 연산회로를 효율적으로 검증하기 위한 AMBA AXI Slave 하드웨어 구조를 제안하고, 설계 예로 파이프라인 곱셈기를 내장한 구조를 제시하였다. 제안한 AXI Slave 회로는 입출력 버퍼 블록 메모리, 제어용 레지스터, 파이프라인 구조 연산 회로, 파이프라인 제어회로, AXI 버스 슬레이브 인터페이스로 구성된다. 주요 동작 과정은 입력 버퍼 메모리와 외부 마스터 사이의 버스트 데이터 전송, 제어 레지스터에 동작 모드 설정, 입력 버퍼 메모리에 담긴 데이터에 대한 반복적인 파이프라인 연산회로 동작, 출력 버퍼 메모리에 담긴 출력 데이터와 외부 마스터 사이의 버스트 데이터 전송으로 나누어진다. 제안한 AXI slave 구조는 범용 인터페이스 구조를 갖고 있으므로 파이프라인 구조 구조의 연산회로를 내장한 AMBA AHB와 AXI slave에 응용이 가능하다.

• 전자공학회논문지SC
• /
• 제40권6호
• /
• pp.24-30
• /
• 2003

본 논문에서는 m차 기약 AOP를 적용하여 시스템 복잡도를 개선한 GF(2/sup m/)상의 새로운 AB²＋C 연산기법과 그 하드웨어 구현회로를 제안하였다. 제안된 회로는 병렬 입출력 구조를 가지며, CS, PP 및 MS를 모듈로 하여 구성되며 이들은 각각 AND와 XOR 게이트의 규칙적인 배열구조를 갖는다. 제안된 회로의 시스템 복잡도는 (m＋1)²개의 2-입력 AND게이트와 (m＋1)(m＋2)개의 2-입력 XOR게이트의 회로복잡도와 연산에 소요되는 최대 지연시간은 T/sub A/sup ＋/(1＋「log₂/sup m/」)T/sub x/ 이다. 제안된 연산기의 시스템 복잡도와 구성상의 특징을 타 연산기를 표로 비교하였고, 그 결과 상대적으로 우수함을 보였다. 또한, 단순하면서도 정규화된 소자 및 결선의 구조는 VLSI 구현에 적합하다.