• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.239.2-239.2
• /
• 2014

태양전지의 전면전극과 웨이퍼의 접촉저항은 태양전지의 효율을 저하시키는 원인이 된다. 전면전극과 웨이퍼의 접촉저항을 감소시키는 공정으로써 선택적 에미터 도핑이 널리 적용되고 있다. 선택적 에미터 도핑은 태양전지의 전면전극 하부에 고농도 도핑을 함으로써 전극과 웨이퍼의 접촉저항을 감소시켜 태양전지의 효율상승을 유도한다. 이러한 선택적 에미터 도핑은 주로 고가의 레이저 장비가 요구 되어 생산단가가 높으며 웨이퍼의 구조적 손상을 야기한다. 본 연구에서는 고가의 레이저 장비를 플라즈마 제트 장치로 대체함으로써 생산단가를 낮추고자 한다. 도펀트가 도포된 웨이퍼에 플라즈마 제트를 조사하면 플라즈마 전류 흐름에 의한 저항 열이 발생한다. 발생된 열에 의해 도펀트가 웨이퍼에 확산되어 도핑된다. 플라즈마 제트로 구성된 선택적 에미터 도핑 장비 개발을 위한 기초 특성을 조사한다. 플라즈마 제트의 전류량의 변화에 따른 웨이퍼의 온도 특성과 도포된 도펀트 용재의 인산 함유량에 따른 도핑 깊이를 조사한다. 또한 선택적 에미터 도핑의 생산성을 향상시키기 위해 다중 채널 플라즈마 제트 장치를 구성하여 특성을 조사한다. 각 채널의 플라즈마 제트의 선폭과 전류량이 적절한 균일도를 갖도록 한다. 도핑 프로파일은 이차 이온 질량분석법을 통해 분석한다.

• New & Renewable Energy
• /
• v.4 no.2
• /
• pp.74-80
• /
• 2008

To improve the blue responses of screen-printed single crystalline silicon solar cells, we investigated an emitter etch-back technique to obtain high emitter sheet resistances, where the defective dead layer on the emitter surface was etched and became thinner as the etch-back time increased, resulting in the monotonous increase of short circuit current and open circuit voltage. We found that an optimal etch-back time should be determined to achieve the maximal performance enhancement because of fill factor decrease due to a series resistance increment mainly affected by contact and lateral resistance in this case. To elucidate the reason for the fill factor decrease, we studied the resistance analysis by potential mapping to determine the contact and the lateral series resistance. As a result, we found that the fill factor decrease was attributed to the relatively fast increase of contact resistance due to the dead layer thinning down with the lowest contact resistivity when the emitter was contacted with screen-printed silver electrode.

• 한국신재생에너지학회:학술대회논문집
• /
• 2008.05a
• /
• pp.390-393
• /
• 2008

To improve the blue responses of screen-printed single crystalline silicon solar cells, we investigated an emitter etch-back technique to obtain high emitter sheet resistances, where the defective dead layer on the emitter surface was etched and became thinner as the etch-back time increased, resulting in the monotonous increase of short circuit current and open circuit voltage. We found that an optimal etch-back time should be determined to achieve the maximal performance enhancement because of fill factor decrease due to a series resistance increment mainly affected by contact and lateral resistance in this case. To elucidate the reason for the fill factor decrease, we studied the resistance analysis by potential mapping to determine the contact and the lateral series resistance. As a result, we found that the fill factor decrease was attributed to the relatively fast increase of contact resistance due to the dead layer thinning down with the lowest contact resistivity when the emitter was contacted with screen-printed silver electrode.

• Journal of the Korean Vacuum Society
• /
• v.12 no.4
• /
• pp.218-227
• /
• 2003

Pd/Si/Ti/Pt and Pd/Si/Pd/Ti/Au ohmic contacts to n-type InCaAs were investigated for applications to AlGaAs/GaAs HBT emitter ohmic contacts. In the Pd/Si/Ti/Pt ohmic contact, as-deposited contact showed non-ohmic behavior, and high specific contact resistivity of $5\times10^{-3}\Omega\textrm{cm}^2$ was achieved by rapid thermal annealing at $375^{\circ}C$/10 sec. However, the specific contact resistivity decreased remarkably to $2\times10^{-6}\Omega\textrm{cm}^2$ by annealing at $425^{\circ}C$/10sec. In the Pd/Si/Pd/Ti/Au ohmic contact, minimum specific contact resistivity of $3.9\times10^{-7}\Omega\textrm{cm}^2$ was achieved by annealing at $400^{\circ}C$/20sec. In both ohmic contacts, low contact resistivity and non-spiking planar interface between ohmic materials and InGaAs were maintained. Therefore, these thermally stable ohmic contact systems are promising candidates for compound semiconductor devices. RF performance of the AlGaAs/GaAs HBT was also examined by employing the Pd/Si/Ti/Pt and Pd/Si/Pd/Ti/Au systems as emitter ohmic contacts. Cutoff frequencies were 63.9 ㎓ and 74.4 ㎓, respectively, and maximum oscillation frequencies were 50.1 ㎓ and 52.5 ㎓, respectively. It shows very successful high frequency operations.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.48.2-48.2
• /
• 2010

고효율 실리콘 태양전지 개발은 단파장의 광 응답 특성 개선을 위한 선택적 에미터 형성과 반사 손실 개선을 위한 미세 패턴 전극을 형성하는데 집중적인 연구가 진행되고 있다. 본 실험에서는 레이저 도핑된 선택적 에미터 위에 미세 패턴 Ni/Cu 도금 전극을 형성하였다. 니켈과 동 도금은 무전해 Light induced plating(LIP)으로 진행하였다. 니켈 도금 전극의 접착력 개선과 접촉저항 개선을 위해서 니켈 전극을 질소 분위기에서 열처리하여 니켈실리사이드(NiSi)를 형성하였다. 니켈 도금 두께와 니켈실리사이드 열처리 조건을 최적화하여 충실도 77.4%, 변환효율 18.5%를 달성하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.5
• /
• pp.15-21
• /
• 2004

In this paper a new structure of BJT is proposed to improve the saturation voltage characteristics so that it can be used to the low power switching devices. In the case of the conventional finger transistor(FT), the saturation voltage is so high that it dose not satisfy the requirements for the low power device. So the other multi base island transistor(MBIT) is suggested and its saturation voltage is so low in the region of low current that it satisfy the requirement for the low power switching devices, but in region of the high current the saturation voltage tends to increase so that it does not satisfy the requirements for the low power switching devices. So in this paper a new structure of folded back electrode transistor(FBET) is proposed and the characteristics is investigated. When the new structure is applied the emitter area is increased by 35 % so the saturation voltage is reduced by 30 % at the low current region and the contact area is increased by 92 % so the saturation voltage is reduced by totally f % at the high current region with the reduction of 30 % by the increase of the emitter area and the reduction of 7 % by the increase of the emitter contact area.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2012.05a
• /
• pp.101.2-101.2
• /
• 2012

스크린 프린팅 기술은 공정이 단순하고 값이 싸며 대량생산에 용이하기 때문에 결정질 실리콘 태양전지의 전극형성에 널리 사용되고 있다. 스크린 프린팅 기술을 이용한 전면 전극은 일반적으로 은 페이스트 (Ag paste)를 패시배이션 층이 증착 된 실리콘 기판 위에 인쇄를 한 후 고온의 소성 공정을 통하여 형성이 된다. 은 페이스트가 실리콘 에미터 층과 접촉하기 위해서는 패시배이션 층을 뚫고 접촉이 형성 되어야 한다. 이 과정에서 소성 후 은 전극과 실리콘 기판 사이의 계면에는 glass layer가 형성되어 접촉저항을 높이고 태양전지의 직렬 저항을 높이는 인자로 작용한다. 따라서 본 연구는 형성된 은 전극과 실리콘 사이의 계면 특성을 평가하고 glass layer의 두께와 접촉 저항 사이의 관계를 분석하기 위해서 진행되었다. 접촉저항은 trasnfer length method (TLM) 법을 이용하여 측정을 하였고 glass layer의 두께는 field emission scanning electron microscope(FE-SEM)을 이용하여 평가하였다. 또한 glass layer의 두께에 따른 전반적인 태양전지의 특성을 solar simulator, probe station, suns-Voc를 통하여 평가하였다. 결과적으로 glass layer의 두께에 따라서 접촉저항이나 직렬저항이 변화하는 것을 관찰 할 수 있었고 이를 정량적으로 분석하고자 하는 노력이 시도되었다. 이러한 변화는 또한 태양전지의 특성에 영향을 미치는 것을 확인할 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.10
• /
• pp.16-24
• /
• 2002

In this paper, we fabricated heterojunction phototransistors(HPT's) with optically transparent ITO emitter contacts. Heterojunction transistors(HBT's) having the same device layout were fabricated to compare with HPT's. The model parameters of the devices were extracted and compared. Emitter contact resistance(RE) of the HPT was about 6.4$\Omega$, which was very similar to that of HBT and the other DC model parameters of the Inp/InGaAs HPT showed the similarities to those of the HIBT.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1996.11a
• /
• pp.29-32
• /
• 1996

AlGaAs/GaAs 에피 구조와 제조 공정에 사용될 마스크를 설계 및 제작하여, 이를 이용하여 다양한 크기의 HBT를 제작하였다. 제작될 소자의 특성에 영향 을 미치는 공정에 대해서는 단위 공정을 수행하여 발생될 수 있는 문제점들을 사전에 제거하고, 안정된 공정 조건을 확립하도록 하였다. 금속의 저항성 접촉특성 향상을 위한 단위 실험 결과, n형 및 p형 금속에 대하여 각각 3.5$\times$$10^{-6}$-$ extrm{cm}^2$와 1.0$\times$$10^{-5}$$\Omega$-$\textrm{cm}^2$의 접촉 비저항 특성을 얻었다. 또한, 제작된 HBT는 HP4145B 와 HP8510C의 장비를 이용하여 DC 및 AC 특성을 측정하였는데, 에미터 크기가 3$\times$10um$^2$인 소자의 경우, $\beta$=51, f$_{T}$= 42GHZ 및 f$_{max}$=19GHz의 특성을 얻었다.

• Journal of the Korean Vacuum Society
• /
• v.10 no.2
• /
• pp.219-224
• /
• 2001

Pd/Ge/Ti/Pt ohmic contact to n-type InCaAs was investigated. Minimum specific contact resistivity of $3.7\times10^{-6}\; \Omega\textrm{cm}^2$ was achieved by rapid thermal annealing at $400^{\circ}C$ for 10 seconds. This was related to the formation of Pd-Ge compounds and the in-diffusion of Ge atoms to InGaAs surface. However, the specific contact resistivity increased slightly to $low-10^5\; \Omega\textrm{cm}^2$ in the case of longer annealing time. Superior ohmic contact and non-spiking planar interface between ohmic materials and InGaAs were maintained after annealing at high temperature. Therefore, this thermally stable ohmic contact system is a promising candidate for compound semiconductor devices.