• 한국정보통신학회논문지
• /
• 제9권2호
• /
• pp.415-421
• /
• 2005

어레이 소자의 방사 또는 수신 특성은 소자 상호결합 효과 때문에 고립된 소자의 특성과 달라지게 되며, 따라서 어레이 성능은 고립된 소자를 가정하여 설계할 경우의 성능과 다르게 된다. 접지판 위에 위치한 삼각형 격자 구조를 가진 직사각형 다이폴 어레이에 미치는 상호 결합의 영향을 소자패턴을 고려하여 논의하였다. 소자 이득 함수를 이용하여 소자가 균일하게 분포되거나 소자간격이 체감된 어레이에서 부엽(sidelobe)에 미치는 소자 상호결합 효과의 영향을 점검하였다. 상호결합 효과가 존재할 때, 소자간격이 체감된 어레이에서의 부엽의 성능이 소자간격이 균일하게 분포된 어레이와 비교하여 향상되는 것을 보여주었다. 컴퓨터 시뮬레이션을 제시하였다.

• 한국전자파학회논문지
• /
• 제21권9호
• /
• pp.1050-1055
• /
• 2010

본 논문에서는 어레이 안테나를 구성하는 각 패치 안테나의 입력 임피던스가 비 균일하게 구성되어 있는 K 밴드(24.15 GHz) $3{\times}6$ 어레이 안테나를 제안하였다. 각 패치 안테나의 임피던스를 조절하기 위해 인셋 급전의 길이를 다르게 함으로써 설계하였다. 또한, 키르히호프 법칙에 의하여 각 패치에 동일한 전류를 인가시켰다. 제안된 비 균일 어레이 안테나의 대역폭은 균일 어레이 안테나의 대역폭보다 1.5배 넓음을 확인하였다. 이는 비균일 임피던스 어레이 안테나를 구성하는 각 패치의 인셋 급전의 길이가 다르기 때문에 다중 공진을 형성하여 대역폭이 넓어지는 것이라 사료된다. 제안된 비 균일 어레이 안테나의 대역폭은 5.07 %, 이득은 18.32 dBi로 측정되었다.

• 한국음향학회지
• /
• 제34권2호
• /
• pp.117-129
• /
• 2015

파라메트릭 어레이(parametric array)는 매질의 비선형성을 이용하여 고지향성 저주파를 발생시키는 현상이다. 발생된 저주파는 직접 발생된 1차 음파에 비해 음압이 상대적으로 매우 작다. 따라서 강력한 1차 음파를 지향성 있게 발생시킬 수 있는 트랜스듀서가 필수적으로 요구된다. 본 논문에서는 파라메트릭 어레이를 위한 음원으로써 다공진 트랜스듀서의 설계, 제작, 시험평가에 대해 연구하였다. 유닛 트랜스듀서 및 배열 트랜스듀서의 설계를 해석 모델에 근거하여 수행하였으며, 이 과정을 반복하여 최적의 트랜스듀서를 제작하였다. 제작된 배열 트랜스듀서는 6.3 m 거리에서 각각 189 dB, 190 dB의 1차 음파를 확인하였으며, 파라메트릭 어레이 현상을 이용하여 136 dB의 차주파수음 발생을 확인하였다. 차주파수음은 $12{\times}18{\times}10m$크기의 수조에서 15 kHz, $8^{\circ}$ half power beamwidth의 고지향성 저주파 특성을 가지고 있음을 확인하였다.

• 한국광학회:학술대회논문집
• /
• 한국광학회 2009년도 동계학술발표회 논문집
• /
• pp.225-226
• /
• 2009

본 연구에서는 마스크리스 노광장치의 두 프로젝션 광학계 사이에 있는 마이크로프리즘 어레이에 관한 연구이다. 마이크로프리즘의 원리와 종류에 대해 알아보고, 마이크로프리즘의 출사부의 모양에 따라 패턴의 모양이 변함을 확인하였다. 그리고 원하는 패턴을 만들 수 있는 마이크로프리즘을 설계하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.43-44
• /
• 2001

인공망막에서의 신호와 파워의 전달은 상당히 중요하고 어려운 일이다 본 연구에서는 레이저 어레이를 사용하여 망막 내에 삽입된 인공망막에 신호와 파워를 전달하는 방법에 대해 연구하고 그러한 시스템을 설계하여 시뮬레이션하였다. 시뮬레이션 결과 $50{\mu}m{\times}50{\mu}m$ 인 포토다이오드에 각 레이저가 충분히 포커싱됨을 확인할 수 있었고 2차원 어레이로서 일대일 대응이 가능함을 보였다.

• 방송과미디어
• /
• 제19권1호
• /
• pp.56-64
• /
• 2014

본 고에서는 증강현실 오디오 기술에 대한 연구동향을 소개한다. 특히 증강현실 오디오 실현을 위한 핵심기술이라고 할 수 있는 오디오 객체를 획득하기 위한 단일지향성 및 쌍지향성 마이크로폰을 이용한 마이크로폰 어레이 설계 기술과 오디오 채널간의 신호 강도차 분석을 통한 오디오 객체 획득 기술에 대해 설명한다.

• 발명특허
• /
• 제10권5호통권111호
• /
• pp.71-71
• /
• 1985

반도체, 컴퓨터, 통신기기 분야에서 최첨단 기술제품의 생산 공급을 통해 그동안 국내 전자산업을 선도해 온 금성반도체(대표 : 구자두)는, 지난해 6월 세계 3번째로 반주문형 초대규모 집적회로(VLSI)인 CMOS게이트 어레이를 개발하여 미국 엘에스아이 로직(LISLOGIC)사와 1억 5천만불의 수출계약을 체결함으로써 국내 최초로 주문형 반도체의 수출시대를 연데이어, 4월 10일 여의도 중심부 신한 빌딩 4층에 100여평 규모의 게이트 어레이 디자인 센터를 개관하여 특수한 반도체를 주문하는 고객이 동 제품의 회로 설계과정에 직접참여할 수 있도록 함으로써 수주활동을 본격화 하는 일대 전기를 마련하였다.

• 한국항공우주학회지
• /
• 제45권9호
• /
• pp.711-723
• /
• 2017

본 연구에서는 재형상 특성을 지닌 유기적 비행 어레이의 비행 제어 시스템 설계에 대한 내용을 제안하였다. 단일 덕티드팬의 결합과 분리를 기반으로 구성되는 유기적 비행어레이는 주어진 임무나 주변 상황에 대해 유기적으로 어레이 형상을 변화시킬 수 있는 장점을 가진다. 이와 더불어 덕티드팬 비행체 기반이기 때문에 호버링이 가능하여 실내 정찰, 통신 중계, 레이더 재밍과 같은 미션에 유용하게 사용 된다. 비행 어레이의 동역학모델링은 단일 덕티드팬 비행체의 동역학 모델을 기반으로 구성되며, 비선형 제어기법을 적용하기 위해 어파인 형태의 동역학 식에 대한 유도를 수행한다. 비행체 자세 제어를 위해 Backstepping 제어기법을 적용하였으며 PID 제어기법을 통해 위치 제어 루프를 구현한다. 또한 수치 시뮬레이션을 통해 제안 된 제어기가 주어진 상황에서 충분한 성능을 보이는지를 검증하였다.

• 한국산업정보학회논문지
• /
• 제5권3호
• /
• pp.117-124
• /
• 2000

시스톨릭 어레이는 간단한 연산능력을 가진 처리요소들이 정규적이고 국부적인 통신 선들로 연결된 병렬처리 시스템이다. 시스톨릭 어레이는 인공신경망에서 고밀하게 연결된 뉴런으로 인하여 발생하는 뉴런간의 복잡한 통신 문제를 해결하는 가장 좋은 방법 중의 하나로 알려져 있다. 본 논문에서는 주어진 뉴런수에 적합한 역전파 인공신경망을 자동으로 생성하는 시스톨릭 어레이 시뮬레이터를 설계하고 구현한다. 시뮬레이터의 애니메이션 기법을 이용하여, 설계된 시스틀릭 어레이 상에서의 역전파 알고리즘의 실행 상황을 사용자들이 단계별로 쉽게 관찰할 수 있다. 또한, 시뮬레이터는 역전파 알고리즘의 전 방향, 역 방향 연산을 각각 따로 실행시키거나, 병렬로 실행하게 할 수 있다. 병렬 실행은 입력 자료를 연속적으로 입력받아 시스톨릭 어레이의 모든 처리요소들에서 역전파 알고리즘의 양방향 전파를 동시에 실행시킴으로써 가능하다.

• 한국통신학회논문지
• /
• 제18권12호
• /
• pp.1970-1982
• /
• 1993

본 논문에서는 vector-radix 2차원 고속 DCT(VR-FCT)를 VLSI 병렬계산하기 위한 효율적인 어레이 알고리듬을 제안하고, 이를 집적회로로 구현하기 위한 회로를 설계하였다. VR-FCT 알고리듬의 버터플라이 연산부분을 2차원 어레이에 매핑하여 이를 병렬 및 파이프라인 처리함을써 VR-FCT 알고리듬의 고속성과 2차원 어레이의 병렬성 및 국부통신 특성을 동시에 이용할 수 있다는 특징을 갖는다. 제안된 구현방식은 RCA 방식과는 달리 transposition 메모리가 필요치 않으며, 2차원 어레이의 구조적인 규칙성, 모듈성 및 국부연결성 등에 의해 회로설계 시간의 단축, 설계검증 및 설계변경등이 용이하여 VLSI 구현에 매우 적합하다. 연산회로는 곱셈기를 사용하기않고 가산기만으로 설계하였으며, 2의 보수연산 대신에 Canonic-Signed Didit(CSD) 코드를 사용함으로써 약 30%의 가산횟수를 줄일 수 있었다. 제안된 방법의 DCT 연산과정을 C언어로 모델링하여 회로의 유한 레지스터 길이에 대한 연산정밀도를 분석하였다. 제안된 어레이 알고리듬의 시간성능은 (N*N) 2차원 DCT에 대해 O(N+Nnzd-log2N)의 시간 복잡도를 갖는다. 시뮬레이션 결과고부터 Nnzp=4이고 50MHz 클럭이 사용되는 경우, (8*8) DCT계산에 약 0.88 sec가 소요괴며, 약 72*10 pixels/sec의 연산성능이 예상된다.