• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.7-9
• /
• 2002

본 논문에서는 DSP 코드 생성시 어드레스 인스트럭션의 개수를 최소화하기위한 효과적 인 어드레스 코드 생성 기법을 제안하였다. 기존의 방법에서는 코드 스케줄링이 수행된 다음에 어드레스 코드가 생성되었다. 본 논문에서는 코드 스케줄링과 어드레스 코드 생성을 결합하였고, 어드레스 인스트럭션의 개수를 줄이기 위한 효과적인 스케줄링 방법을 제안하였다. 실험결과는 최근 연구에[6,8] 비해 23.7% 크기의 향상을 보여주었다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2006.05a
• /
• pp.205-210
• /
• 2006

어드레스-표시 동시 구동방식에 의한 고속 구동기술을 개발하기 위하여 PDP의 어드레스 기간에 인가하는 주사 펄스의 폭에 의한 방전특성을 실험용 PDP를 사용하여 실험하였다. 본 연구에서는 주사 펄스의 폭과 주사 펄스와 이어서 인가되는 첫 번째 서스테인 펄스 사이의 시간간격을 변화시키면서 어드레스 방전특성을 측정하였다. 실험결과 주사펄스의 폭이 $1.3{\mu}s$ 이하로 좁아지면 어드레스 방전의 벽전하 대신에 공간전하로 서스테인 방전이 유도되므로 각 전극에 인가하는 펄스의 전압조건이 달라져야 한다는 것을 알았다 또한 주사 펄스폭이 좁아지면 어드레스 방전개시전압이 크게 상승함을 알았다. 실험결과 12개의 서브필드를 가지며 1080개의 주사선을 가지는 full-HDTV급 PDP를 구동시킬 수 있는 조건인 $0.7{\mu}s$ 수준의 주사 펄스폭 이상에서 약 10V의 일정한 서스테인 구동마진이 얻어짐을 알았다.

• Proceedings of the KIEE Conference
• /
• 2004.11a
• /
• pp.133-136
• /
• 2004

AC PDP의 구동방법 중 가장 대표적인 구동 법이라 할 수 있는 ADS 구동 법은 구현이 비교적 용이하고, 안정적인 구동특성으로 인하여 현재 많은 상용 AC PDP의 구동 법으로 널리 채택되고 있다. 본 논문은 현재 AC PDP의 주요 연구 분야 중에 하나인 고속 어드레싱에 관한 새로운 구동파형을 소개하였다. 기존 AD을 구동법은 초기화구간과 어드레스구간 그리고 유지구간이 명확히 분리되어 있어 FULL- HD급 화면을 구현하기 위해서 어드레싱에 소비되는 시간의 감소가 불가피하다. 이러한 문제를 해결하기 위하여 어드레스 펄스폭을 줄여주지만, 이로 인하여 불안정한 어드레싱을 초래하게 된다. AC PDP의 초기화 구간의 파형은 이후의 어드레스 특성에 중요한 영향을 끼치는데, 초기화간에 형성된 priming 입자는 어드레스 방전에 크게 도움을 준다. 본 논문은 초기화구간이 끝난 후 priming 효과가 급격히 떨어지는 80us이후에 벽전하 형성을 돕는 벽전하 가속펄스의 사용으로 짧은 어드레스 펄스폭으로 인한 불안정한 어드레싱을 보완하고, 어드레스 과정 후 유지방전 모드로의 벽전하의 형성을 빠르게 유도할 수 있어 1us의 짧은 어드레스 폭으로도 안정적인 어드레싱을 수행할 수 있도록 하였다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2005.11a
• /
• pp.141-145
• /
• 2005

어드레스-표시 동시 구동방식을 사용한 고속 구동기술을 개발하여 실험용 PDP에 적용하였다. 연구에서 주사 펄스의 폭과 주사 펄스와 첫 번째 서스테인 펄스 사이의 시간간격을 변화시키면서 어드레스 방전 특성을 측정하였다. 실험결과 이 고속 구동기술은 어드레스 방전의 벽전하 대신에 공간전하로 서스테인 방전을 유도한다는 것을 알았다. 그리고 12개의 서브필드를 가지며 1080개의 주사선을 가지는 full-HDTV급 PDP를 구동시킬 수 있는 조건을 만족하는 $0.7{\mu}s$ 수준의 주사 펄스폭과 20V의 어드레스 구동마진을 실현하였다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.15 no.1
• /
• pp.13-21
• /
• 2001

The discharge characteristics of 3 electrcdes AC surface discharge plasma display were analyzed. For an unstable state of the discharge which appeared at the maximum discharge voltage, it is found that a parbal erase of the wall charge by the second discharge is a cause. Based on the second discharge, new operation margin considering the interrelation between the address discharge and the display discharge was defined and the validity of it was verified by the experiments. It is necessary to decrease the acklress pulse width for high-speed addressing. However, the operation margin of the ackIress pulse decreases as the pulse width of it becomes narrower. If the address pulse width is wider than l[ps], the operation margin of the display discharge is not related to the address pulse width. From the experimental result, image or 8bit 253 gray level was displayed on PDP with the cell structure of the HDTV class by using the high-speed address ADS drive methcd with pulse width of $1[{\mu}s]$ and the brightness of $560[cd/m^2]$ was obtained. ained.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2009.05a
• /
• pp.153-156
• /
• 2009

본 논문에서는 어드레스 구간에서 벽전압 손실을 발생시키는 원인을 분석하고, 특히 어드레스 구간에서 각 전극간의 다양한 전위 조건이 어드레스 방전 지연 시간에 미치는 영향을 조사하였다. 실험 결과를 통하여 벽전압 손실은 전극간의 셀 전압이 동시 방전점에서 비방전 영역으로 이동한 조건에서는 영향을 받지 않지만, 전극간의 셀 전압이 방전 개시 전압의 조건에서는 큰 영향을 받게 되는 것을 확인하였다. 특히, XY 전극간의 전위조건에 의한 벽전압 손실보다는 AY 전극간의 전위 조건에 의한 벽전압 손실이 어드레스 방전 지연 시간 특성을 저해하는 주요한 원인임을 확인하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.10
• /
• pp.1537-1545
• /
• 1993

In this paper, we design a pattern generator and a fault position detector to implement the proposed fault test algorithms which are Column Weight Sensitive Fault (CWSF) test algorithm and bit line decoder fault test algorithm for performing the Built-In Self Test(BIST) in RAM. A pattern generator consists of an address generator and a data generator. An address generator is divided into a row address generator for effective address and a column address generator for sequential and parallel addresses. A fault position detector is designed to determine whether full occurred or not and to find the position of the fault. We verify the implemented circuits by the simulation.

• Proceedings of the KIEE Conference
• /
• 2003.11c
• /
• pp.641-644
• /
• 2003

본 논문은 RTOS(Real-Time Operation System, 리턴어드레스를 위한 유저스택사용 RTOS가 탑재된 CE(Consumer Electronic)제품상에서 리턴어드레스가 유저스택으로 저장하는 것을 지원하지 않는 컴파일러를 위한 알고리즘이며 실험을 위하여 제안된 알고리즘을 상용 컴파일러에 적용하여 비교해보도록 하겠다. 우선 기존 컴파일러 알고리즘으로는 Task마다 할당된 유저스택영역이 존재하며 Task가 수행중 발생된 리턴어드레스는 즉시 할당된 유저스택으로 저장하는 알고리즘을 갖고있다. 이런 알고리즘으로 인하여 인스트럭션이 수행중 빈번한 메모리 접근(external memory)가 발생한다. 그러나 제안된 알고리즘은 Task 수행중에는 리턴어드레스를 시스템스택(internal memory)에 저장한 후 Task 전환이 발생할 경우 일시에 시스템 스택에 저장된 리턴어드레스를 유저스택으로 이동하게 되므로 Task 수행중에는 시스템 스택만을 접근하므로 task의 수행시간을 단축할 수가 있다. 그리고 실험을 위하여 상용 컴파일러들에 본 알고리즘을 적용하였다. 상용 컴파일러로는 매번 리턴어드레스를 자동으로 Task별 할당된 유저스택에 저장할 수 있도록 지원해주는 TASKING 컴파일러(Altium 사)와 그렇지 않은 KEIL컴파일러(KEIL사)가 있으며 본 알고리즘을 KEIL 컴파일러에 적용하여 실험을 하여 TASKING 컴파일러와 비교한 결과 유저스택을 지원하는 TASKING(Altium사) 컴파일러에서 구현한 CE제품의 Response time이 KEIL 컴파일러에서 구현한 CE제품의 Response time 값이 같게 나왔다. 그러므로 KEIL 컴파일러상에 본 알고리즘을 적용시킬 경우 RTOS가 탑재된 CE제품을 보다 용이하게 구현할 수가 있다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.21 no.7
• /
• pp.13-19
• /
• 2007

This study relates to a new high-speed drive method for the full-HD PDP with 1080 horizontal scanning lines. The characteristics of the new drive method is evaluated considering the characteristics of the display discharge by the high-speed addressing. In this drive method, if the width of the address pulse narrows, the relati0[V]e discharge strength and the discharge time lag of the first display discharge are received the influence of it. Though the change in the applied position of the address pulse is unrelated to the discharge strength, it influences at the discharge time lag. However, the stable display discharges can be induced regardless of the address pulse position and width if the address pulse position is within [$6{\mu}s$] and the width is up to [$0.7{\mu}s$]. From the experiments, it has been understood that the high-speed drive technique with the address pulse of narrow width is sensitively influenced by the space charge because of the insufficiency of wall charge.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2004.05a
• /
• pp.108-111
• /
• 2004

본 논문은 He-Ne-Xe의 삼원가스를 사용하는 ac-PDP에서 어드레싱 시간을 줄이고 휘도를 높이기 위하여 기존의 ADS(Address Display period Separated) 구동 방식에서 어드레스 구간을 변형하였다. 즉, 어드레스 구간에 기존의 사각 파형 대신에 기울기 파형을 사용하여 그 영향을 고찰하였다. 또, 기울기파의 경사를 변화시키면서 그 때의 벽전하와 방전전류, 휘도, 효율을 측정하고 그 결과를 고찰하였다. 그 결과, 벽전하의 양이 25%, 휘도가 14%, 효율이 13% 증가하였고, 방전응답시간을 줄일 수 있었다.