• Electrical & Electronic Materials
• /
• v.3 no.3
• /
• pp.178-186
• /
• 1990

다결정 실리콘 상의 텅스텐 시리사이드 막의 Si/W 조성비, 저항 및 응력을 측정함으로써 어닐링과 산화에 따른 막 특성의 변화를 조사하였다. 막형성 직후의 텅스텐 시리사이드 막의 Si/W 조성비는 2.6이었으나 어닐링 후에는 2.4-2.6으로 산화후에는 2.0-2.3으로 감소하였다. 비저항은 막형성 직후에는 41.2.OMEGA./$\square$ 로, 산화후에는 4.3.OMEGA./$\square$으로 감소하였다. 또한 텅스텐 실리사이드 막의 응력은 SiH$_{4}$유량의 증가에 따라 감소하였으며 어닐링후에는 증가하였다. 그밖에 과잉의 Si, 도펀트 P 그리고 막내에 유입된 F와 H등은 열처리시 실리사이드/다결정 Si 및 실리사이드/SiO$_{2}$의 계면으로 이동하여 응력의 증가를 초래하는 것으로 보인다.

• Journal of the Institute of Convergence Signal Processing
• /
• v.3 no.1
• /
• pp.87-92
• /
• 2002

Placement is an important step in the physical design of VLSI circuits. It is the problem of placing a set of circuit modules on a chip to optimize the circuit performance. The most popular algorithms for placement include the cluster growth, simulated annealing and integer linear programming. In this paper we propose a stochastic evolution algorithm searching solution space for the placement problem, and then compare it with simulated annealing by analyzing the results of each implementation.

• Proceedings of the KIEE Conference
• /
• 2002.11a
• /
• pp.130-133
• /
• 2002

엑시머 레이저를 이용한 저온($450^{\circ}C$ 이하) 다결정 실리콘 박막 트랜지스터 제작 시, 소오스/드레인 이온 주입에 의한 실리콘 박막의 격자 손상은 엑시머 레이저 어닐링(Excimer Laser Annealing; ELA) 방법으로 치유한다. 그러나 게이트 전극 모서리에서의 레이저광 회절 현상으로 인해 소오스/드레인 접합부에 도달하는 레이저 에너지 밀도가 감소하여 다량의 결정 결함이 치유되지 못한 채 남게 된다. 이러한 결정 결함은 박막 트랜지스터의 전계 효과 이동도를 저하시키는 요인이 된다. 새롭게 제안한 사선 입사 엑시머 레이저 어닐링(Oblique Incidence Excimer Laser Annealing; OI-ELA) 방법으로 소오스/드레인 접합부의 결정 결함을 제거하고 다결정 박막 트랜지스터의 특성을 향상시켰다.

• Journal of the Korea Society of Computer and Information
• /
• v.7 no.3
• /
• pp.42-48
• /
• 2002

Placement is an important step in the physical design of VLSI circuits. It is the problem of placing a set of circuit modules on a chip to optimize the circuit performance. The most popular algorithms for placement include the cluster growth, simulated annealing and integer linear programming. In this paper we propose a genetic algorithm searching solution space for the placement problem, and then compare it with simulated annealing by analyzing the results of each implementation.

• 한국ITS학회:학술대회논문집
• /
• 2010.05a
• /
• pp.193-195
• /
• 2010

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1996.05a
• /
• pp.23-23
• /
• 1996

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1995.11a
• /
• pp.99-99
• /
• 1995

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1993.11a
• /
• pp.65-65
• /
• 1993

• Proceedings of the Korean Magnestics Society Conference
• /
• 2007.12a
• /
• pp.200-201
• /
• 2007

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.30 no.5
• /
• pp.183-188
• /
• 2020

Lead zinc niobate (PZN)-added lead zirconate titanate (PZT) thick films with thickness of 5~10 ㎛ were fabricated on silicon and sapphire substrates using aerosol deposition method. The contents of PZN were varied from 0 %, 20 % and to 40 %. The PZN-added PZT film showed poorer electrical properties than pure PZT film when the films were coated on silicon substrate and annealed at 700℃. On the other hand, the PZN-added PZT film showed higher remanent polarization and dielectric constant values than pure PZT film when the films were coated on sapphire and annealed at 900℃. The ferroelectric and dielectric characteristics of 20 % PZN-added PZT films annealed at 900℃ were compared with the result values obtained from bulk ceramic specimen with same composition sintered at 1200℃. As annealing temperature increased, dielectric constant increased. These came from enhanced crystallization and grain growth by post heat treatment.