• 전기전자학회논문지
• /
• 제13권4호
• /
• pp.9-14
• /
• 2009

이 논문에서는 혼성 신호 집적회로 상의 온칩 전원전압 잡음을 측정하는 회로에 대해 기술하였다. 온칩 상의 전원전압 잡음을 측정함으로서 잡음이 아날로그 회로에 미치는 영향을 확인하고 이를 보상하는 정보로도 사용할 수 있다. 이 회로는 동일하지만 독립적인 두 개의 채널로 구성되어 있다. 각 채널은 샘플 앤 홀드와 전압 제어 발진기를 포함한 주파수-디지털 변환 블록으로 구성되어 있다. 간단한 아날로그-디지털 변환 방법을 사용해서 시간 기준 전압 정보와 주파수 기준 전력 스펙트럼 밀도를 얻을 수 있다. 버퍼는 넓은 대역폭을 갖는 유닛 게인 버퍼로 동작하고, 전압 제어 발진기는 해상도를 높이기 위한 높은 증폭도를 가지고 있다. 이 회로는 0.18um CMOS 공정으로 설계되었으며 측정된 해상도는 2.06mV/count 이다. 전원잡음 측정회로는 15mW의 전력을 소모하며 $0.768mm^2$의 면적을 차지한다.

• 전기전자학회논문지
• /
• 제18권1호
• /
• pp.172-178
• /
• 2014

이 논문은 산소 포화도 측정을 위하여 설계되는 아날로그 프런트 엔드의 설계 기술 및 디자인 방법에 관한 것이다. 센서로부터 출력되는 데이터를 이용하여 산소포화도를 계산하기 위해서는 센서의 포토다이오드에서 흘려주는 전류 데이터를 전압 데이터로 바꿔주는 것이 필요하다. 설계된 아날로그 프런트 엔드는 센서로부터 출력되는 전류 데이터를 여러 가지 전압 이득을 가지는 형태로 후방의 아날로그 디지털 변환기에 전압을 전달하는 역할을 한다. 설계된 회로는 $0.11{\mu}m$ CMOS공정을 이용하여 설계되었으며, $0.174mm^2$의 면적을 차지한다.

• 전력전자학회논문지
• /
• 제2권2호
• /
• pp.35-40
• /
• 1997

히스테리시스 제어방식은 전력변환장치나 모터구동시스템의 전류제어를 위하여 흔히 사용된다. 이 제어방식은 에러 신호가 미리 설정된 밴드폭을 초과하려고 하는 순간마다 제어신호를 바꿔줌으로써 측정된 신호가 기준신호를 추종하도록 하는데, 본 논문에서는 이와 같은 빠른 응답특성을 갖는 히스테리 제어방식을 가청소음을 억제하기 위한 능동 소음제거에 적용하였다. 펜티엄 프로세서와 사운드블러스터 16이 소음 제어 실험을 위하여 사용되었으며, 사운드블러스터 16은 아날로그/디지탈 또는 디지털/아날로그 변환을 수행할 뿐만 아니라 가청 소음 저감을 위한 상쇄원 스피커의 구동원으로 사용된다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.187-191
• /
• 2007

본 논문은 상위 7비트와 하위3비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A변환기가 가질 수 있는 장점은 디코딩 논리회로의 복잡성을 단순화 함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7$ LSB로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정 된다.

• 한국정보통신학회논문지
• /
• 제14권8호
• /
• pp.1887-1894
• /
• 2010

본 논문에서는 차량 레이더용 새로운 형태의 스위치 커패시터 시그마-델타 변조기를 제안한다. 개발된 변조기는 차량 레이더 시스템에서 고주파 대역 신호의 고해상도 데이터 변환, 즉 아날로그-디지털변환을 수행하는데 사용된다. 2.7V의 저전압 동작이 가능하며, 저 왜곡 특성을 가진 몸체효과 보상형 스위치 구조를 가진다. 이러한 변조기는0.25 마이크론 이중 폴리 3-금속 표준 CMOS 공정으로 제작되었고, $1.9 {\times}1.5mm^{2}$ 의 다이 면적을 차지한다. 제안된 회로는 2.7V의 동작 전압에서 기존의 부트스트랩형 회로보다 약 20dB 향상된 우수한 총 고조파 왜곡 특성을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 추계학술발표논문집 (상)
• /
• pp.23-26
• /
• 2003

디지털로 신호를 표현하는 방법은 기존 아날로그 표현하는 방법에 비해 많은 장점을 가지고 있다. 하지만 디지털로 된 데이터는 언제 어디서든 대단위 복제가 가능하다. 즉, 저작권 침해, 불법 복제 및 배포, 손쉽게 위조할 수 있다는 점이 그것이다. 디지털 영상 정보의 보호를 위해 디지털 영상의 불법적인 내용 조작을 막고, 영상의 소유권을 보장할 수 있는 방법으로 디지털 워터마크(Digital Watermark)가 있다. 디지털 워터마크는 공개키 알고리즘이나 방화벽 등으로 해독된 영상에 대하여 부가적인 보호를 제공한다. 본 논문에서는 디지털 영상 데이터의 정보 보호를 위해 주파수 영역에서의 웨이브릿 변환(Wavelet Transform)을 이용한 이미지 적용 디지털 워터마킹(Image-Adaptive Digital Watermarking) 방법을 제안한다. 이미지 적용 웨이브릿(Image-Adaptive Wavelet)은 영상을 주파수적으로 분해하면서 각 대역들의 공간 영역에서의 정보를 함께 지니고 JND(Just noticeable difference)을 포함한다. 이미지 적응 웨이브릿의 이러한 특성을 이용하여 다해상도 분해하고, 손실 압축(Loss Compression)이나 필터링(Filtering), 잡음(Noise)등에 크게 영향받는 저주파 성분과 인간의 시각적으로 큰 의미를 갖는 고주파 성분의 특성을 이용하여 워터마크를 삽입한다.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.454-464
• /
• 2023

본 논문은 센서 노드 응용을 위한 1MS/s의 샘플링 속도를 가지는 저전력 8비트 비동기 축차근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 제안한다. 이 ADC는 선형성을 개선하기 위해 부트스트랩 스위치를 사용하며, 공통모드 전압(Common-mode voltage, VCM) 기반의 커패시터 디지털-아날로그 변환기 (capacitor digital-to-analog converter, CDAC) 스위칭 기법을 적용하여 DAC의 전력 소모와 면적을 줄인다. 외부 클럭에 동기화해서 동작하는 기존 동기 방식의 SAR ADC는 샘플링 속도보다 빠른 클럭의 사용으로 인해 전력 소비가 커지는 단점을 가지며 이는 내부 비교를 비동기 방식으로 처리하는 비동기 SAR ADC 구조를 사용하여 해결할 수 있다. 또한, 낮은 해상도의 설계에서 발생하는 큰 디지털 전력 소모를 줄이기 위해 동적 논리 회로를 사용하여 SAR 로직를 설계하였다. 제안된 회로는 180nm CMOS 공정으로 시뮬레이션을 수행하였으며, 1.8V 전원전압과 1MS/s의 샘플링 속도에서 46.06𝜇W의 전력을 소비하고, 49.76dB의 신호 대 잡음 및 왜곡 비율(signal-to-noise and distortion ratio, SNDR)과 7.9738bit의 유효 비트 수(effective number of bits, ENOB)를 달성하였으며 183.2fJ/conv-step의 성능 지수(figure-of-merit, FoM)를 얻었다. 시뮬레이션으로 측정된 차동 비선형성(differential non-linearity, DNL)과 적분 비선형성(integral non-linearity, INL)은 각각 +0.186/-0.157 LSB와 +0.111/-0.169 LSB이다.

• 전기전자학회논문지
• /
• 제20권1호
• /
• pp.61-67
• /
• 2016

본 논문에서는 중성자 방사선 측정을 위한 고속 고정밀 중성자 측정을 위한 하드웨어 설계방법을 제안한다. 제안된 고속 고정밀 중성자 측정 장치의 하드웨어 설계는 고성능 A/D 변환기를 사용하여 고정밀 고속의 아날로그 신호를 디지털 데이터로 변환할 수 있도록 구성된다. 중성자 센서를 사용하여 입사된 중성자 방사선 입자를 검출하고, 극저전류 정밀 측정 모듈을 통해 검출된 중성자 방사선을 보다 정밀하고 빠르게 측정하는 모듈을 설계한다. 고속 고정밀 중성자 측정을 위한 하드웨어 시스템은 중성자 센서부, 가변 고전압 발생부, 극저전류 정밀 측정부, 임베디드 시스템부, 디스플레이부 등으로 구성 된다. 중성자 센서부는 고밀도 폴리에틸렌을 통해 중성자 방사선을 검출하는 기능을 수행한다. 가변 고전압 발생부는 중성자 센서가 정상적으로 운영되기 위하여 발열 및 잡음 특성에 강인한 0 ~ 2KV 가변 고전압 발생장치의 기능을 수행한다. 극저전류 정밀 측정부는 중성자 센서에서 출력되는 고정밀 고속의 극저전류 신호를 고성능 A/D 변환기를 사용하여 정밀하고 빠르게 측정하고 아날로그 신호를 디지털 신호로 변환하는 기능을 수행한다. 임베디드 시스템부는 고속 고정밀 중성자 측정을 위한 중성자 방사선 측정 기능, 가변 고전압 발생장치 제어 기능, 유무선 통신 제어 기능, 저장 기능 등을 수행한다. 제안된 고속 고정밀 중성자 측정을 위한 하드웨어를 실험한 결과, 불확도, 중성자 측정 속도, 정확도, 중성자 측정 범위 등에서 기존의 장치보다 우수한 성능이 나타남을 확인할 수가 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.1960_1961
• /
• 2009

본 논문에서는 PID, PWM, HSC, 컴퓨터와의 호스트 통신, 외부 DAC 인터페이스를 FPGA만을 이용하여 하나의 Chip에 구현하고 DC 서보 모터의 속도를 설정한 제어 상태로 안정화시킬 수 있는 시스템을 구현하고자 한다. 컴퓨터에서 설정한 설정치(SV)와 P, I, D의 이득 값을 호스트 통신으로 데이터 블록은 해당 블록으로 전달하며 DC 서보 모터의 엔코더에서 나오는 $90^{\circ}$ 위상차가 있는 2채널의 펄스는 HSC 블록을 거쳐 프로세스치(PV)를 생성 고 이로부터 얻어진 SV와 PV의 편차(E)를 산출한 후 PID 제어 동작을 수행한다. 그 결과인 조작치(MV)를 PWM 블록에 제공하여 실질적으로 DC 서보 모터를 구동하는 H-bridge 회로를 구동한다. 또한 FPGA 내부의 SV, PV, E, MV를 오실로스코프로 계측하기 위해 DAC 인터페이스 블록을 첨가 하여 외부 디지털 아날로그 변환기(DAC)를 제어 하였다.

• 대한전자공학회논문지
• /
• 제27권8호
• /
• pp.1255-1259
• /
• 1990

A new ripple analog-to-digital converter (ADC) has been developed. It consists of two parallel ADCs and a switching network. The circuit operates on the analog input signal in two serial steps. First, a coarse conversion is made to determine the most significant bits by the first parallel ADC. The resultant bits control the switching network to connect a series resistor segment, within which the analog signal is contained, to the second parallel ADC. At second step, a fine conversion is made to determine the least significant bits by the second parallel ADC. The circuit requires 2(2\ulcorner\ulcorner1) comparators, 2(2\ulcorner\ulcorner resistors, and 2(2\ulcorner\ulcorner swithches for N-bit resolution.