• Journal of the Korea Society of Computer and Information
• /
• v.17 no.8
• /
• pp.11-19
• /
• 2012

In this paper, we propose a power-efficient scheduling scheme for lightly loaded multicore processors which contain more processing cores than running tasks. The proposed scheme activates a portion of available cores and inactivates the other unused cores in order to save power consumption. The tasks are assigned to the activated cores based on a heuristic mechanism for fast task assignment. Each activated core executes its assigned tasks with the optimal clock frequency which minimizes the power consumption of the tasks while meeting their deadlines. Evaluation shows that the proposed scheme saves up to 78% power consumption of the previous method which activates as many processing cores as possible for the execution of the given tasks.

• KIPS Transactions on Computer and Communication Systems
• /
• v.4 no.6
• /
• pp.177-184
• /
• 2015

This paper proposes a minimum-power scheduling scheme of real-time parallel tasks while meeting deadlines of the real-time tasks on DVFS-enabled multicore processors. The proposed scheme first finds a floating number of processing cores to each task so that the computation load of all processing cores would be equalized. Next the scheme translates the found floating number of cores into a natural number of cores while maintaining the computation load of all cores unchanged, and allocates the translated natural number of cores to the execution of each task. The scheme is designed to minimize the power consumption of the frequency-sharing multicore processor operating with the same processing speed at an instant time. Evaluation shows that the scheme saves up to 38% power consumption of the previous method.

• Journal of the Korea Society of Computer and Information
• /
• v.19 no.12
• /
• pp.1-10
• /
• 2014

This paper proposes a scheduling scheme that enhances power consumption efficiency of periodic real-time tasks using DVFS and power-shut-down mechanisms while meeting their deadlines on multicore processors. The proposed scheme is suitable for dependent multicore processors in which processing cores have an identical speed at an instant, and resolves the load unbalance of processing cores by exploiting parallel processing because the load unbalance causes inefficient power consumption in previous methods. Also the scheme activates a part of processing cores and turns off the power of unused cores. The number of activated processing cores is determined through mathematical analysis. Evaluation experiments show that the proposed scheme saves up to 77% power consumption of the previous method.

• 한국HCI학회:학술대회논문집
• /
• 2007.02b
• /
• pp.249-255
• /
• 2007

컴퓨터 하드웨어 및 소프트웨어의 발전으로 그래픽 처리 기술은 날로 발전을 거듭하고 있으며 하드웨어의 기능을 최대한 이끌어내기 위한 소프트웨어 기술 또한 발전하고 있다. 이러한 발전으로 인하여 다양한 영상처리 분야에서 빠른 이미지 프로세싱이 가능하게 되었지만 빠른 이미지 프로세싱 능력에도 불구하고 프로그래밍 기술은 기존 것을 고수하고 있다. 일반적으로 사용해오던 기술은 높은 프로그래밍 지식을 필요로 하는 분야였고 이러한 이유로 이미지 프로세싱 기법을 전문적인 프로그래밍 지식이 부족한 예술계의 사용자가 이용하는 데에는 어려움이 있었다. 이러한 문제점을 해결하고 이미지 하드웨어 및 소프트웨어의 효율적인 사용 환경을 위하여 Apple사에서 OpenGL과 Objective-C를 이용한 좀더 간단한 이미지 프로세싱 기법인 코어 이미지(Core Image)를 개발하였다. OS와 어플리케이션 상에서 빠른 이미지 프로세싱을 위해 개발된 코어 이미지는 기존의 이미지 프로세싱 기법에서 복잡한 형태의 프로그래밍을 요했던 것과는 달리, 여러 이미지 프로세싱 기법을 간단한 플러그인 형태로 지원한다. 예술적인 측면에서 다양한 이미지 프로세싱 기법을 보다 손쉽게 사용할 수 있으며 사용 방법 또한 간단하여 전문적인 프로그램 지식이 부족한 일반 사용자도 예술적인 측면에서 이미지 프로세싱 기술을 쉽게 접목할 수 있도록 구성되어 있다. 하지만 코어 이미지가 국내에서는 소수의 사용자만이 이용하는 Mac OS에서만 사용 가능한 프로세싱 기술이라는 문제점 또한 지니고 있다. 본 논문에서는 코어 이미지의 개념과 구동 원리 및 실제 예술 작품에 적용된 사례를 분석하고, 이를 통하여 다양한 분야에서의 코어 이미지의 가능성에 대하여 전망해 본다.

• Proceedings of the Korea Contents Association Conference
• /
• 2012.05a
• /
• pp.25-26
• /
• 2012

최근 하드웨어의 급속한 발달로 일상의 모든 기기와 시설에 컴퓨팅 장치가 내장되면서 임베디드 시스템의 중요성이 부각되고 있다. 임베디드 시스템은 특정 임무를 수행하기 위하여 설계된 전용 컴퓨팅 시스템으로 한정된 자원으로 인해 크기가 작은 커널이 필요하고 자원을 효율적으로 사용할 수 있어야 한다. 또한 특정 임무를 정해진 시간 안에 처리하기 위한 실시간성이 제공되어야 한다. 우선 순위 기반의 실시간 운영체제는 범용 운영체제 보다 커널의 크기가 작을 뿐만 아니라, 실시간성이 제공되기 때문에 임베디드 시스템에 많이 사용되고 있다. 본 논문에서는 실시간 운영체제인 uC/OSII에 보다 정확한 실시간성 제공을 위해 델타 프로세싱 기법을 설계 및 구현함으로써 uC/OSII의 시간 결정성을 보완하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.179-181
• /
• 1999

본 논문에서는 내장 실시간 시스템(real-time embedded system)에서의 성능 재조정(re-engineering) 문제를 다룬다. 성능 재조정 문제는 하드웨어와 소프트웨어가 이미 구현된 상태에서 새로운 성능조건이 요구될 때 이를 만족시키도록 시스템을 수정하는 문제이다. 본 논문에서의 성능 요구조건은 시간당 처리량(throughput)이나 입출력 지연시간(input-output latency)등이 고려된다. 제안된 방법은 병목점 분석(bottleneck analysis)과 비선형 최적화를 이용한다. 이를 위해 프로세스 네트워크(process network)로 표현된 시스템 디자인과 태스크 그래프, 태스크 할당(allocation)과 스케쥴링, 그리고 새로운 성능조건인 실시간 처리량을 입력으로 사용한다. 제안된 방법은 두 단계로 구성된다. 첫째, 프로세스 네트워크에서 프로세스의 지연시간을 계산하여 병목이 되는 프로세스를 찾아낸다. 둘째, 프로세싱 요소의 성능 개선율(performance scaling factor)을 변수로 하여 주어진 성능을 만족시키기 위한 시스템 제약조건을 유도한다. 이를 사용하여 하드웨어의 업그레이드 비용을 최소화하도록 제약조건을 풀고 각 프로세싱 요소(processing element)에 필요한 성능개선율을 구한다. 제안된 방법은 기존에 구성된 소프트웨어의 구조를 고치기 않기 때문에 재조정의 시간을 줄일 수 있게 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2011.04a
• /
• pp.211-212
• /
• 2011

스트림 프로세싱 시스템은 실시간 데이터 수집 장치와 대규모 분산 컴퓨팅 환경이 결합되어 데이터 생성과 가공을 통하여 다수의 결과를 병렬적으로 도출하는 분산 프로그래밍 모델이다. 본 논문에서는 프로세스간에 필수적으로 요구되는 유입데이터 버퍼 관리에 초점을 두고 있다. 데이터의 유입률에 따라 동적으로 분석 프로세스를 확장시킴으로서 프로세스간 버퍼의 크기를 제어하는 기법을 제안하며 시뮬레이션을 통하여 성능 분석을 하였다.

• 한국HCI학회:학술대회논문집
• /
• 2009.02a
• /
• pp.664-668
• /
• 2009

Recently as a scalable ultra-high-resolution display solution, networked tiled displays are realizing the simultaneous visualization of large number of media contents by dividing the processing (including decoding and rendering) and displaying tasks of display applications. However, users directly should know required resources in advance and directly choose machines for processing and displaying of media. In order to reduce the complexity, we propose new methods that analyze required resources for visualization of media and allocate the resources to processing machines. The usability of proposed method is verified by running several experiments over networked display system.

• Proceedings of the Korea Contents Association Conference
• /
• 2010.05a
• /
• pp.362-365
• /
• 2010

실시간 운영체제 iRTOS는 타이머의 관리 기법으로 시간결정성을 위한 델타 프로세싱을 사용하고 있다. 델타 프로세싱은 타이머들 사이의 시간차로써 타이머를 관리하기 때문에 타이머의 삽입 시 해당 타이머가 삽입 될 위치를 찾는 데 있어 오버헤드가 발생한다. 이 오버헤드를 줄이기 위한 방법으로 타이머들 간의 상대적인 시간이 아닌 각 타이머의 절대적인 시간으로써 타이머들을 관리하는 방법이 있다. 본 논문에서는 절대적인 시간을 이용하여 타이머들을 관리하는 기법인 타이밍 휠을 설계 및 구현하였다.

• KSCE Journal of Civil and Environmental Engineering Research
• /
• v.32 no.2D
• /
• pp.129-136
• /
• 2012

In the US, Japan and Germany the Aerial-Based Vehicle Detection System, which collects real-time traffic data using the Unmanned Aerial Vehicle (UAV), helicopters or fixed-wing aircraft has been developed for the last several years. Therefore, this study was done to find out whether the Aerial-Based Vehicle Detection System could be used for real-time traffic data collection. For this purpose the study was divided into two parts. In the first part the possibility of retrieving real-time traffic data such as travel speed from the aerial photographic image using the image processing technique was examined. In the second part the quality of the retrieved real-time traffic data was examined to find out whether the data are good enough to be used as traffic information source. Based on the results of examinations we could conclude that it would not be easy for the Aerial- Based Vehicle Detection System to replace the present Vehicle Detection System due to technological difficulties and high cost. However, the system could be effectively used to make the emergency traffic management plan in case of incidents such as abrupt heavy rain, heavy snow, multiple pile-up, etc.