• 제목/요약/키워드: 실리콘 질화막

검색결과 95건 처리시간 0.025초

전자선 직접묘사에 의한 Deep Submicron $p^+$Poly pMOSFET 제작 및 특성

  • 김천수;이진호;윤창주;최상수;김대용
    • ETRI Journal
    • /
    • 제14권1호
    • /
    • pp.40-51
    • /
    • 1992
  • $0.25{\mu} m$ 급 pMOSFET소자를 구현하기 위해, $P^+$ 폴리실리콘을 적용한 pMOS를 제작하였으며, $p^+$ 폴리실리콘 게이트 소자에서 심각하게 문제가 되고 있는 붕소이온 침투현상을 조사하고 붕소이온 침투가 일어나지 않는 최적열처리온도를 조사하였다. 소자제조 공정중 게이트 공정만 전자선 (EBML300)을 이용하여 직접묘사하고 그 이외의 공정은 stepper(gline) 을 사용하는 Mix & Match 방법을 사용하였다. 또한 붕소이온 침투현상을 억제하기 위한 한가지 예로서, 실리콘산화막과 실리콘질화막을 적층한 ONO(Oxide/Nitride/Oxide) 구조를 게이트 유전체로 적용한 소자를 제작하여 그 가능성을 조사하였다. 그 결과 $850^{\circ}C$의 온도와 $N_2$ 분위기에서 30분동안 열처리 하였을 경우, 붕소이온의 침투현상이 일어나지 않음을 SIMS(Secondary Ion Mass Spectrometer) 분석 및 C-V(Capacitance-Voltage) 측정으로 확인할 수 있었으며 그 이상의 온도에서는 붕소이온이 침투되어 flat band전압(Vfb)을 변화시킴을 알았다. 6nm의 얇은 게이트 산화막 및 $0.1{\mu} m$ 이하의 LDD(Lightly Doped Drain) $p^-$의 얇은 접합을 형성함으로써 소자의 채널길이가 $0.2 {\mu} m$까지 짧은 채널효과가 거의 없는 소자제작이 가능하였으며, 전류구동능력은 $0.26\muA$/$\mu$m(L=0.2$\mu$m, V$_DS$=2.5V)이었고, subthreshold 기울기는 89-85mV/dec.를 얻었다. 붕소이온의 침투현상을 억제하기 위한 한가지 방법으로 ONO 유전체를 소자에 적용한 결과, $900^{\circ}C$에서 30분의 열처리조건에서도 붕소이온 침투현상이 일어나지 않음으로 미루어 , $SiO_2$ 게이트 유전체보다 ONO 게이트 유전체가 boron 침투에 대해서 좋은 장벽 역활을 함을 알았다. ONO 게이트 유전체를 적용한 소자의 경우, subthreshold특성은 84mV/dec로서 좋은 turn on,off 특성을 얻었으나, ONO 게이트 유전체는 막자체의 누설전류와 실리콘과 유전체 계면의 고정전하량인 Qss의 양이 공정조건에 따라 변화가 심해서 문턱전압 조절이 어려워 소자적용시 문제가 된다. 최근 바닥 산화막(bottom oxide) 두께가 최적화된 ONO 게이트 유전체에 대하 연구가 활발히 진행됨을 미루어, 바닥 산화막 최적화가 된다면 더 좋은 결과가 예상된다.

  • PDF

영상센서를 위한 비정질 실리콘 박막트랜지스터의 제작 및 특성 (Fabrication and Characteristics of a-Si : H TFT for Image Sensor)

  • 김영진;박욱동;김기완;최규만
    • 센서학회지
    • /
    • 제2권1호
    • /
    • pp.95-99
    • /
    • 1993
  • 영상 센서를 위한 비정질 실리콘 박막트랜지스터 (a-Si : HTFT)를 제작하고 그 동작 특성 을 조사하였다. 게이트 절연막으로는 비정질 실리콘 질화막(a-SiN : H)을 증착하였으며 소오스와 드레인 영역에서의 저항성 접합을 위해 $n^{+}$ 형 비정질 실리콘($n^{+}$-a-Si : H)을 증착하였다. 이 때 a-SiN : H막과 a-Si : H막의 두께는 각각 $2000{\AA}$, $n^{+}$-a-Si : H막의 두께는 $500{\AA}$이었다. 또한 a-Si : H TFT의 채널길이와 채널폭은 각각 $50{\mu}m$$1000{\mu}m$였다. 본 연구에서 제작한 a-Si : H TFT의 ON/OFF 전류비는 $10^{5}$, 문턱전압은 6.3 V 그리고 전계효과 이동도는 $0.15cm^{2}/V{\cdot}s$로 나타났다.

  • PDF

비휘발성 기억소자를 위한 NO/$N_2O$ 질화산화막과 재산화 질화산화막의 특성에 관한 연구 (Characteristics of the NO/$N_2O$ Nitrided Oxide and Reoxidized Nitrided Oxide for NVSM)

  • 이상은;서춘원;서광열
    • 한국진공학회지
    • /
    • 제10권3호
    • /
    • pp.328-334
    • /
    • 2001
  • 초박막 게이트 유전막 및 비휘발성 기억소자의 게이트 유전막으로 연구되고 있는 NO/$N_2$O 질화산화막 및 재산화질화산화막의 특성을 D-SIMS(dynamic secondary ion mass spectrometry), ToF-SIMS(time-of-flight secondary ion mass spectrometry), XPS(x-ray Photoelectron spectroscopy)으로 조사하였다. 시료는 초기산화막 공정후에 NO 및 $N_2$O 열처리를 수행하였으며, 다시 재산화공정을 통하여 질화산화막내 질소의 재분포를 형성토록 하였다. D-SIMS 분석결과 질소의 중심은 초기산화막 계면에 존재하며 열처리 공정에서 NO에 비해서 $N_2$O의 경우 질소의 분포는 넓게 나타났다. 질화산화막내 존재하는 질소의 상태를 조사하기 위하여 ToF-SIMS 및 XPS 분석을 수행한 결과 SiON, $Si_2$NO의 결합이 주도적이며 D-SIMS에서 조사된 질소의 중심은 SiON 결합에 기인한 것으로 예상된다. 재산화막/실리콘 계면근처에 존재하는 질소는 $Si_2$NO 결합형태로 나타나며 이는 ToF-SIMS로 얻은 SiN 및 $Si_2$NO 결합종의 분포와 일치하였다.

  • PDF

연속 공정으로 형성된 탄탈륨 산화막 및 실리콘 질화막의 이중유전막에 관한 연구 (A Study on the double-layered dielectric films of tantalum oxide and silicon nitride formed by in situ process)

  • 송용진;박주욱;주승기
    • 전자공학회논문지A
    • /
    • 제30A권1호
    • /
    • pp.44-50
    • /
    • 1993
  • In an attempt to improve the electrical characteristics of tantalum pentoxide dielectric film, silicon substrate was reacted with a nitrogen plasma to form a silicon nitride of 50.angs. and then tantalum pentoxide thin films were formed by reactive sputtering in the same chamber. Breakdown field and leakage current density were measured to be 2.9 MV/cm and 9${\times}10^{8}\;A/cm^{2}$ respectively in these films whose thickness was about 180.angs.. With annealing at rectangular waveguides with a slant grid are investigated here. In particular, 900.deg. C in oxygen ambient for 100 minutes, breakdown field and leakage current density were improved to be 4.8 MV/cm and 1.61.6${\times}10^{8}\;A/cm^{2}$ respectively. It turned out that the electrical characteristics could also be improved by oxygen plasma post-treatment and the conduction mechanism at high electric field proved to be Schottky emission in these double-layered films.

  • PDF

굴절률 가변에 따른 silicon nitride 박막의 항온/항습 신뢰성 연구 (A study on refractive index of silicon nitride thin film according to the variable constant temperature and humidity reliable research)

  • 송규완;장주연;이준신
    • 한국신재생에너지학회:학술대회논문집
    • /
    • 한국신재생에너지학회 2010년도 추계학술대회 초록집
    • /
    • pp.56.1-56.1
    • /
    • 2010
  • 결정질 실리콘 태양전지의 표면 ARC(Anti-reflection Coating)layer는 반사도를 줄여 광 흡수율을 증가시키고, passivation 효과를 통하여 표면 재결합을 감소 시켜 태양전지의 효율을 높이는 중요한 역할을 한다. Silicon nitride 박막은 외부 stress 요인에 대해 안정성을 담보할 수 있어야한다. 따라서, 본 연구에서는 굴절률 가변에 따른 silicon nitride 박막을 PECVD를 이용하여 증착하고, 항온/항습 stability test를 통해 박막의 안정성을 확인하였다. Silicon nitride 증착을 위해 PECVD를 이용하였고, 공정압력 0.8Torr, 증착온도 $450^{\circ}C$, 증착파워 300W에서 실험을 진행하였다 박막의 굴절률은 1.9~2.3의 범위로 가변하였다. 항온/항습에 대한 신뢰성을 test 하기 위하여 5시간동안의 test를 1cycle로 하여 20회 동안 실험을 실시하였다. 증착된 silicon nitride 박막의 lifetime은 firing 이후 57.8us로 가장 높았으며, 항온/항습 test 이후에도 유사한 경향을 확인 할 수 있었다. 또한, 100h 동안의 항온/항습 test 결과 silicon nitride 박막의 lifetme 감소는 8.5%에 불과했다. 본 연구를 통하여 온도와 습도의 변화에 따른 결정질 실리콘 태양전지의 SiNx 박막의 증착 공정 조건에 대한 신뢰성을 확인 할 수 있었다.

  • PDF

직접접합 실리콘/실리콘질화막//실리콘산화막/실리콘 기판쌍의 선형가열에 의한 보이드 결함 제거 (Eliminating Voids in Direct Bonded Si/Si3N4‖SiO2/Si Wafer Pairs Using a Fast Linear Annealing)

  • 정영순;송오성;김득중;주영철
    • 한국재료학회지
    • /
    • 제14권5호
    • /
    • pp.315-321
    • /
    • 2004
  • The void evolution in direct bonding process of $Si/Si_3$$N_4$$SiO_2$/Si silicon wafer pairs has been investigated with an infrared camera. The voids that formed in the premating process grew in the conventional furnace annealing process at a temperature of $600^{\circ}C$. The voids are never shrunken even with the additional annealing process at the higher temperatures. We observed that the voids became smaller and disappeared with sequential scanning by our newly proposed fast linear annealing(FLA). FLA irradiates the focused line-shape halogen light on the surface while wafer moves from one edge to the other. We also propose the void shrinking mechanism in FLA with the finite differential method (FDM). Our results imply that we may eliminate the voids and enhance the yield for the direct bonding of wafer pairs by employing FLA.

텅스텐 실리사이드 산화시 발생하는 이상산화 현상억제에 미치는 이온 주입효과 (Effect of ion implantation on the suppression of abnormal oxide growth over $WSi_2$)

  • 이재갑;노재성;이정용
    • 한국진공학회지
    • /
    • 제3권3호
    • /
    • pp.322-330
    • /
    • 1994
  • 다결정실리콘 위에 저압 화학 증착법으로 비정질 WSix를 증착시킨 후에 질소 분위기, 87$0^{\circ}C$ 온 도에서 2시간 동안 열처리를 실시하여 결정화를 이룩한 다음 표면의 산화막을 희석된 불산용액으로 제 거한 후 산화를 실시하면 이상산화막이 형성이 되었다. 이와 같은 이상산화막 형성은 산화 공정전에 P 또는 As 이온 주입을 실시함으로써 억제되고 있었으며 P이온 주입 처리가 As 이온조입보다 이상산화 막 발생 억제에 보다 효율적임이 확인되었다. P이온 주입처리가 보다 효과적인 것은 산화시 산화막내에 형성되는 P2O5 가 산화막의 용융점을 크게 낮추어 양질의 산화막을 형성하는 데 기인하는 것으로 여겨 진다. 마지막으로 이온주입 처리에 의하여 비정질화된 텅스텐 실리사이드 표묘의 산화 기구에 대하여 제안하였다.

  • PDF

전하트랩형 NVSM의 게이트 유전막을 위한 질화산화막의 재산화특성에 관한 연구 (Characteristics of reoxidation of nitried oxide for gate dielectric of charge trapping NVSM)

  • 이상은;한태현;서광열
    • 한국결정성장학회지
    • /
    • 제11권5호
    • /
    • pp.224-230
    • /
    • 2001
  • 초박막 게이트 유전막 및 비휘발성 기억소자의 게이트 유전막으로 연구되고 있는 $NO/N_2O$ 열처리된 재산화 질화산 화막의 특성을 D-SIMS(Dynamic Secondary Ion Mass Spectrometry), ToF-SIMS(Time-of-Flight Secondary Ion Mass Spectrometry), AES(Auger Electron Spectroscopy)으로 조사하였다. 시료는 초기산화막 공정후에 NO 및 $N_2O$ 열처리를 수행하였으며, 다시 재산화공정을 통하여 질화산화막내 질소의 재분포를 형성토록하였다. 재산화에 있어서 습식산화시 공정에 사용된 수소에 의한 영향으로 계면 근처에 축적된 질소가 Si≡N 결합을 쉽게 이탈함에 따라 방출이 촉진되어 건식산화에 비하여 질소의 감소가 더욱 두드러지게 나타났다. 재산화에 따른 질화산화막내 질소의 거동은 외부로의 방출과 기판으로의 확산이 동시에 나타난다. 재산화후 질화산화막내 축적된 질소의 결합종을 분석한 결과, 초기산화막 계면근처의 질소는 SiON의 결합종이 주도적으로 나타나는 반면 재산화 후 새롭게 형성된 $Si-SiO_2$ 계면근처로 확산한 질소는 $Si_2NO$ 결합종이 주로 검출된다. SiON에 의한 질소의 미결합손과 $Si_2$NO에 의한 실리콘의 미겨랍손은 기억특성에 기여하는 결함을 포함하기 때문에 재산화 질화산화막내 존재하는 SiON과 $Si_2$NO 결합종은 모두 전하트랩의 기원과 관련된 결합상태로 예상된다.

  • PDF

전계 방출 소자용으로 제조한 단결정 실리콘 기판에 증착된 실리콘 질화막에 대한 특성 연구 (Characteristics of $SiN_x$ films on wet-etched Si for field emission device)

  • 정재훈;주병권;이윤희;오명환;장진
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1995년도 하계학술대회 논문집 C
    • /
    • pp.1137-1139
    • /
    • 1995
  • $SiN_x$ films deposited on bare Si and wet-etched Si by RPCVD were fabricated to investigated the effect of wet-etched surface of Si on the characteristics of the interface between $SiN_x$ and Si. FT-IR spectra on each film showed similar characteristics. However, it was confirmed that the electric characteristics(I-V, C-V) of the interface between $SiN_x$ and Si have been degraded by the wet etching process of Si, which is applied for the formation of Si field emitter array. Therefore, we suggest that the stacked structure of insulating layer with good interface characteristics is desirable for FED application.

  • PDF