• Journal of the Korean Vacuum Society
• /
• v.21 no.1
• /
• pp.29-35
• /
• 2012

The Hydrogenated silicon nitride (SiNx:H) using plasma enhanced chemical vapor deposition is widely used in photovoltaic industry as an antireflection coating and passivation layer. In the high temperature firing process, the $SiN_x:H$ film should not change the properties for its use as high quality surface layer in crystalline silicon solar cells. Initially PECVD-$SiN_x:H$ film trends were investigated by varying the deposition parameters (temperature, electrode gap, RF power, gas flow rate etc.) to optimize the process parameter conditions. Then by varying gas ratios ($NH_3/SiH_4$), the hydrogenated silicon nitride films were analyzed for its optical, electrical, chemical and surface passivation properties. The $SiN_x:H$ films of refractive indices 1.90~2.20 were obtained. The film deposited with the gas ratio of 3.6 (Refractive index=1.98) showed the best properties in after firing process condition. The single crystalline silicon solar cells fabricated according to optimized gas ratio (R=3.6) condition on large area substrate of size $156{\times}156mm$ (Pseudo square) was found to have the conversion efficiency as high as 17.2%. Optimized hydrogenated silicon nitride surface layer and high efficiency crystalline silicon solar cells fabrication sequence has also been explained in this study.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.189-189
• /
• 2015

Plasmonics, sensor, field effect transistors, solar cells 등 다양한 적용분야를 가지는 실리콘 구조체는 제작공정에 의해 전기적 및 광학적 특성이 달라지기 때문에 적합한 나노구조 제작방법이 요구되고 있다. 나노구조체 제작방법으로는 Photo lithography, Extreme ultraviolet lithography (EUV), Nano imprinting lithography (NIL), Block copolymer (BCP) 방식의 방법들이 연구되고 있으며, 특히 BCP는 direct self-assembly 특성을 가지고 있으며 가격적인 면에서도 큰 장점을 가진다. 하지만 BCP를 mask로 사용하여 식각공정을 진행할 경우 BCP가 버티지 못하고 변형되어 mask로서의 역할을 하지 못한다. 이러한 문제를 해결하기 위하여 본 논문에서는 BCP와 질화막을 이용한 double mask 방법을 사용하였다. 기판 위에 BCP를 self-assembly 시키고 mask로 사용하여 hole 부분으로 노출된 기판을 Ion gun을 통해 질화 시킨 후에 BCP를 제거한다. 기판 위에 hole 모양의 질화막 표면은 BCP와 다르게 etching 공정 중 변형되지 않는다. 이러한 질화막 표면을 mask로 사용하여 pillar pattern의 실리콘 나노구조체를 제작하였다. 질화막 mask로 사용되는 template은 PS와 PMMA로 구성된 BCP를 사용하였다. 140kg/mol의 polystyrene과 65kg/mol의 PMMA를 톨루엔으로 용해시키고 실리콘 표면 위에 spin coating으로 도포하였다. Spin coat 후 230도에서 40시간 동안 열처리를 진행하여 40nm의 직경을 가진 PS-b-PMMA self-assembled hole morphology를 형성하였다. 질화막 형성 및 etching을 위한 장비로 low-energy Ion beam system을 사용하였다. Reactive Ion beam은 ICP와 3-grid system으로 구성된 Ion gun으로부터 형성된다. Ion gun에 13.56 MHz의 frequency를 갖는 200W 전력을 인가하였다. Plasma로부터 나오는 Ion은 $2{\Phi}$의 직경의 hole을 가지는 3-grid hole로 추출된다. 10~70 voltage 범위의 전위를 plasma source 바로 아래의 1st gird에 인가하고, 플럭스 조절을 위해 -150V의 전위를 2nd grid에 인가한다. 그리고 3rd grid는 접지를 시켰다. chamber내의 질화 및 식각가스 공급은 2mTorr로 유지시켰다. 그리고 기판의 온도는 냉각칠러를 이용하여 -20도로 냉각을 진행하였다. 이와 같은 공정 결과로 100 nm 이상의 높이를 갖는 40 nm직경의 균일한 Silicon pillar pattern을 형성 할 수 있었다.

• Electrical & Electronic Materials
• /
• v.6 no.3
• /
• pp.220-227
• /
• 1993

본 논문에서는 산화막의 두께가 23.angs.이며 질화막의 두께를 각각 530.angs., 1000.angs.으로한 캐패시터형 MNOS소자를 제작하고 기억특성을 비교, 분석하였다. 특성조사를 위해 자동 .DELTA. $V_{FB}$ 추적장치를 설계, 제작하여 사용하였다. 기억트랩밀도는 질화막 두께 530.angs.인 소자가 1000.angs.인 소자보다 0.18 x $10^{16}$ $m^{-2}$ 크며, 0.31 x $10^{8}$ V/m 낮은 산화막 전기장에서 전자가 주입되었으며 $10^{4}$sec경과후 포획전자의 유지율도 우수하였다. 또한 포획된 전자는 실리콘쪽으로의 역터넬링으로 인한 감쇠가 우세하게 나타났다. 펄스전압 인가에 따른 플랫밴드전압의 변화가 선형적으로 증가하는 영역에서는 산화막 전류가 지배적이었으며 포화하다 감소하는 영역에서는 질화막 전류의 영향이 컸다. 소거동작은 포획된 전자의 방출과 실리콘으로 부터의 정공주입이 동시에 일어남을 관측하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2007.11a
• /
• pp.142.1-142.1
• /
• 2007

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.4
• /
• pp.67-72
• /
• 1989

Room Temperature Plasma Nitridation of silicon was investigated as a new LOCOS (local oxidation of silicon) process in order to reduce the bird's beak length. In $N_2$ plasma formed by 100kHz, 400W AC power, a thin silicon nitride film (<100${\AA}$) was uniformly grown on a silicon substrate. SEM studies showed that the nitride layer formed by this method can effectively protect the silicon from oxidation and reduce the bird's beak length to $0.2{mu}m$ when 4000${\AA}$ field oxide is grown. This is a considerable improvement comparing with 0.7${mu}m,$ the bird's beak, for the conventional LOCOS process using a thick LPCVD nitride. No appreciable crystalline defect could be found around the bird's beak with SEM cross-section afrer Secco etch. Leakage current tests were carried out on the $N^+/P^-$ well and $P^+/N^-$ well diodes formed by this new LOCOS process. The electrical tests indicate that this new process has electrical properties similar or superior to those of the conventional LOCOS process.

• Proceedings of the KIEE Conference
• /
• 2002.11a
• /
• pp.134-136
• /
• 2002

유리기판 위에서 제작된 다결정 실리콘 TFT(Thin Film Transistor) 에서는 열전도율이 낮은 실리콘 산화막 같은 물질이 사용되기 때문에 열에 대해서 낮은 임계점을 갖는다. 이로 인하여. 게이트와 드레인에 높은 전압이 걸리는 조건에서 동작시킬 경우에는 다결정 실리콘 TFT에서의 열화 현상이 두드러지게 나타나게 된다. 그러나, 열전도율이 실리콘 산화막(SiO2) 보다 열배 이상 높은 실리콘 질화막(SiNx)을 ILD(inter-layer dielectric) 재료로 사용했을 때 같은 스트레스 조건에서 다결정 실리콘의 신뢰성이 개선되는 것을 확인할 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.129-129
• /
• 2003

최근에 능동 영역 액정 표시 소자(Active Matrix Liquid Crystal Display, AMLCD)에서 고해상도와 빠른 응답속도를 요구하게 되면서부터 다결정 실리콘(poly-Si) 박막 트랜지스터(Thin Film Transistor, TFT)가 쓰이게 되었다. 그리고 일반적으로 디스플레이의 기판을 상대적으로 저가의 유리를 사용하기 때문에 저온 공정이 필수적이다. 따라서 새로운 저온 결정화 방법과 부가적으로 최근 디스플레이 개발 동향 중 하나인 대화면에 적용 가능한 공정인 금속유도 결정화 (Silicide Mediated Crystallization, SMC)가 연구되고 있다. 이 소자는 top-gated coplanar구조로 설계되었다. (그림 1)(100) 실리콘 웨이퍼위에 3000$\AA$의 열산화막을 올리고, LPCVD로 55$0^{\circ}C$에서 비정질 실리콘(a-Si:H) 박막을 550$\AA$ 증착 시켰다. 그리고 시편은 SMC 방법으로 결정화 시켜 TEM(Transmission Electron Microscopy)으로 SMC 다결정 실리콘을 분석하였다. 그 위에 TFT의 게이트 산화막을 열산화막 만큼 우수한 TEOS(Tetraethoxysilane)소스로 사용하여 실리콘 산화막을 1000$\AA$ 형성하였고 게이트는 3000$\AA$ 두께로 몰리브덴을 스퍼터링을 통하여 형성하였다. 이 다결정 실리콘은 3$\times$10^15 cm^-2의 보론(B)을 도핑시켰다. 채널, 소스, 드래인을 정의하기 위해 플라즈마 식각이 이루어 졌으며, 실리콘 산화막과 실리콘 질화막으로 passivation하고, 알루미늄으로 전극을 형성하였다 그리고 마지막에 TFT의 출력특성과 전이특성을 측정함으로써 threshold voltage, the subthreshold slope 와 the field effect mobility를 계산하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2005.08a
• /
• pp.96-96
• /
• 2005

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.04a
• /
• pp.14-15
• /
• 2007

MAHA PECVD(Plasma Enhanced Chemical Vapor Deposition) 설비는 반도체 소자업체의 200mm와 300mm 생산 라인에서 실리콘 산화막 및 실리콘 질화막을 증착하고 있는 (주)아토의 주력 반도체 전공정 설비이다. MAHA PECVD 설비는 2002년 소자업체에서 TEOS 산화막 공정에 대한 양산검증을 확보한 이후 현재까지 64 시스템이 제작되어 소자업체의 생산 라인에서 가동 중에 있다.

• Proceedings of the KIEE Conference
• /
• 2005.07c
• /
• pp.2401-2403
• /
• 2005

MEMS를 기반으로 하는 써모파일은 여러 산업분야에 측정 센서로 각광받고 있다. 이러한 써모파일은 유속, 가스, 칼로리미터 및 비접촉식 체온계 등의 적외선 및 열 측정 소자로 사용되고 있다. 기존의 써모파일은 산화막/질화막/산화막이나 혹은 산화막/질화막의 공정을 사용하여 제작되며, 열전쌍은 지벡 계수가 큰 여러 가지 물질을 사용하여 제작되어 발표되고 있다. 그러나 본 논문에서는 저 스트레스 질화막을 사용하여 다이어프램을 제작하였다. 열전쌍은 인을 주입한 다결정 실리콘과 알루미늄을 직렬로 연결하여, 60쌍으로 제작하였고, 또한, 열접점의 열전쌍의 접합 모양을 변경하여 감도를 증가 시켰다. 소자의 기는 $3{\times}3mm$이고, 활성영역은 $1{\times}1mm$이다. 그리고 출력은 사람 체온인 $37^{\circ}C$일 때, 0.403mV의 출력전압을 보였다.