• Journal of the Korean Vacuum Society
• /
• v.6 no.4
• /
• pp.326-336
• /
• 1997

From the concept that the ion implantation-induced defect is one of the major factors in determining source/drain junction characteristics, high quality ultra-shallow $p^+$-n junctions were formed through the control of ion implantation-induced defects in silicon substrate. In conventional process of the junction formation. $p^+$ source/drain junctions have been formed by $^{49}BF_2^+$ ion implantation followed by the deposition of TEOS(Tetra-Ethyl-Ortho-Silicate) and BPSG(Boro-Phospho-Silicate-Glass) films and subsequent furnace annealing for BPSG reflow. Instead of the conventional process, we proposed a series of new processes for shallow junction formation, which includes the additional low temperature RTA prior to furnace annealing, $^{49}BF_2^+/^{11}B^+$ mixed ion implantation, and the screen oxide removal after ion implantation and subsequent deposition of MTO (Medium Temperature CVD oxide) as an interlayer dielectric. These processes were suggested to enhance the removal of ion implantation-induced defects, resulting in forming high quality shallow junctions.

• Proceedings of the Korea Crystallographic Association Conference
• /
• 2002.11a
• /
• pp.40-41
• /
• 2002

차세대 반도체 및 나노소자 산업에 대한 국제적 기술은 고밀도 직접화의 추세에 따라서 .게이트 산화막의 두께가 급속히 작아지는 추세이다. 지금까지 이산화규소(A1₂O₃)가 게이트 산화막으로 주로 사용되어 왔으나 점차 SiON 혹은 high k 박막으로 바뀌고 있다. 본 연구에서는 차세대 반도체 소자에 사용될 게이트 산화막 물질인 SiON 박막과 Al₂O₃박막에 대한 SE(Spectroscopic Ellipsometry)분석 모델을 확립하였고, SE 측정결과를 TEM, MEIS, XRR의 결과들과 비교하였다. SiON 박막의 굴절률 값은 Si₃N₄와 SiO₂가 물리적으로 혼합되어 있다고 가정하여 Bruggeman effective medium approximation을 사용하여 구하였다. 동일한 시료를 절단하여 TEM, MEIS, 그리고 XRR에 의하여 SiON 박막의 두께를 측정하였으며, 그 결과 SE와 XRR에 의해 얻어진 박막두께가 TEM과 MEIS의 결과 값보다 약 0.5 nm 크게 주어짐을 알 수 있었다(Table 1 참조). 본 연구결과는 비파괴적이며 비접촉식 측정방법인 SE가 2～4nm 두께의 초미세 SiON 박막의 두께와 N 농도의 상대적 값을 빠르고 쉽게 구할 수 있는 유용한 측정방법 임을 보여주었다. 기존의 게이트 산화물인 SiO₂를 대체할 후보 물질들 중의 하나인 A1₂O₃의 유전함수를 구하기 위하여 8 inch, p-type 실리콘 기판 위에 성장된 5 nm, 10 nm, 및 20 nm 두께의 A1₂O₃ 박막의 유전함수와 두께를 측정하였다. 이 시료들에 대한 SE data는 vacuum-UV spectroscopic ellipsometer를 사용하여 세 개의 입사각에서 0.75 eV에서 8.75 eV까지 0.05 eV 간격으로 측정되었다. A1₂O₃ 박막의 유전함수와 두께를 얻기 위하여 공기층/A1₂O₃ 박막/Si 기판으로 구성된 3상계 모델을 사용하였다. Si 기판에 대한 복소 유전함수는 문헌상의 값(1)을 사용하였고, A1₂O₃ 박막의 유전함수는 5개의 미지상수를 갖는 Tauc- Lorentz(TL) 분산함수(2)를 사용하였다. A1₂O₃ 박막의 경우 두께가 증가함에 따라서 굴절률이 커짐을 알 수 있었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.2 no.3
• /
• pp.431-437
• /
• 1998

In this paper, we have investigated the electrical properties of ultra-thin nitrided oxide(NO) and re-oxidized nitrided oxide(ONO) films that are considered to be promising candidates for replacing conventional silicon dioxide film in ULSI level integration. Especially, we have studied a variation of I-V characteristics, gate voltage shift, and time-dependent dielectric breakdown(TDDB) of thin layer NO and ONO film depending on nitridation and reoxidation time, respectively, and measured a variation of leakage current and charge-to-breakdown(Q$\_bd$) of optimized NO and ONO film depending on ambient temperature, and then compared with the properties of conventional SIO$\_2$. From the results, we find that these NO and ONO thin films are strongly influenced by process time and the optimized ONO film shows superior dielectric characteristics, and (Q$\_bd$) performance over the NO film and SIO$\_2$, while maintaining a similar electric field dependence compared with NO layer.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.91-91
• /
• 2009

태양전지의 전극소성 시 알루미늄 후면 전극이 실리콘으로 확산되어 후면전계(Back Surface Field)를 형성한다. 후면 패시베이션층은 후면반사율을 높여 내부광흡수경로를 늘리고 후면재결합속도를 감소시킨다. 본 논문은 후면 패시베이션층이 알루미늄 후면전계 형성에 미치는 영향 및 온도에 따른 변화를 관찰하였다. 절삭손상(Saw damage)이 제거된 실리콘 기판의 후면에 패시베이션층이 없는 것과 후면 패시베이션층으로 사용되는 실리콘 산화막을 형성시킨 시편을 제작하였다. 알루미늄 후면전극을 스크린 인쇄 후 소성온도를 달리하여 실리콘과 알루미늄과의 반응을 비교하였다. 주사전자현미경(SEM)을 사용하여 시편의 단면사진으로부터 소성온도에 따른 실리콘과 알루미늄간의 반응 여부를 관찰하였고, 열분석을 통해 반응 온도를 조사하였다. 패시베이션층이 없는 경우에는 약 $600^{\circ}C$부터 실리콘과 알루미늄간의 반응이 시작되었고, 패시베이션층이 있는 경우에는 약 $700^{\circ}C$부터 반응이 시작되는 결과를 얻었다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.168-168
• /
• 2009

고효율 실리콘 이종접합 태양전지 제작을 위한 요소기술 중 a-Si:H/c-Si 간의 계면 안정화는 태양전지 효율에 중요한 역할을 한다. 본 연구에서는 n-type 결정질 실리콘 기판을 사용하여, 소수전하들의 재결합을 방지하고, 계면 안정화를 실행하는 방안으로 실리콘 기판 습식 세정을 수행하였다. 반도체 공정에서 일반적으로 알려진 RCA 세정기법에 HF 세정을 마지막공정으로 추가하여 자연 산화막과 기타 불순물을 더욱 효과적으로 제거할 수 있도록 실험을 진행하였다. 마지막 공정으로 추가된 HF 세정에 의한 a-Si:H/c-Si 계면 안정화 효과를 관찰하기 위하여 HF농도와 HF 세정시간에 따른 소수반송자 수명을 측정하였다. 또한 HF 세정 이후 공정의 영향을 확인하기 위하여 PE-CVD법으로 a-Si:H 박막 증착 이전 실리콘 기판의 온도와 상온에서 머무는 시간에 따른 a-Si:H/c-Si 계면안정화 특성을 분석하였다. 본 실험을 통해 HF세정공정이 계면특성에 미치는 영향을 확인하였으며 실리콘 기판 습식 세정이 이종접합태양전지 특성에 미치는 영향을 분석하였다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.16 no.9
• /
• pp.765-770
• /
• 2003

We have developed a low-temperature, and low-pressure radical induced oxidation (RIO) technology, so that high-quality ultrathin silicon dioxide layers have been effectively produced with a high reproducibility, and successfully employed to realize high performace SiGe heterostructure complementary MOSFETs (HCMOS) lot the first time. The obtained oxide layer showed comparable leakage and breakdown properties to conventional furnace gate oxides, and no hysteresis was observed during high-frequency capacitance-voltage characterization. Strained SiGe HCMOS transistors with a 2.5 nm-thick gate oxide layer grown by this method exhibited excellent device properties. These suggest that the present technique is particularly suitable for HCMOS devices requiring a fast and high-precision gate oxidation process with a low thermal budget.

• Applied Chemistry for Engineering
• /
• v.22 no.6
• /
• pp.631-635
• /
• 2011

Spherical and non-spherical silica particles prepared by the direct oxidation were studied for the effect of the particle size and shape of these particles on oxide CMP removal rate. Spherical silica particles, which have 10~100 nm in size, were prepared by the direct oxidation process from silicon in the presence of alkali catalyst. The 10 nm silica particles were aggregated by addition of an acid, an alcohol, or a silane as an aggregation inducer between the particles. Two or more aggregated silica particles were used as a seed to grow non spherical silica particles in the direct oxidation process of silicon in the presence of alkali catalyst. The oxide removal rate of spherical silica particles increased with increasing an average particle size for spherical silica abrasives in the oxide CMP. It further increased non-spherical particles, compared with the spherical particles in the similar average particle size.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.95-95
• /
• 2011

비정질 산화물 반도체(Amorphous oxide semiconductors: AOSs)는 대면적화에도 불구하고 높은 이동도를 가지고, 상온에서도 제작할 수 있고, 투명 플렉시블 디스플레이 소자에 사용할 수 있기 때문에 최근 들어 각광받고 있는 연구 분야이다. 본 연구에서는 스퍼터링을 이용하여 활성층을 Amorphous indium gallium zinc oxide(a-IGZO)로 증착할 시에 스퍼터의 파워와 챔버내의 Ar/O2 비율을 다르게 했을 때 소자에 미치는 영향을 MIS구조를 이용하여 분석했다. 또한 같은 조건의 a-IGZO 활성층을 사용한 박막트랜지스터(TFT) 소자의 절연막의 종류를 바꿔가며 제작했을때의 소자의 특성 변화에 대해서도 분석하였다. 먼저 60 nm 두께의 a-IGZO층을 Heavily doped된 N형 실리콘 기판위에 스퍼터링 파워와 가스 분압비를 달리하여 증착하였다. 그 후 30 nm두께의 SiO2, Al2O3, SiNx 절연막을 증착하고, 마지막으로 열 증발 증착장비(Thermal Evaporator)를 이용하여 Al 전극을 150nm 증착하였다. 소자의 전기적 특성 분석은 HP4145와 Boonton 720을 사용하여 I-V와 C-V를 측정하였다. 위의 실험으로부터 스퍼터에서의 증착 rf파워가 증가할수록 a-IGZO 박막 트랜지스터에서의 캐리어 이동도가 감소하는 것을 볼 수 있었고, 챔버내의 가스분압비와 소자의 절연막의 종류가 변하면 a-IGZO 박막 트랜지스터의 전기적 특성이 변하는 것을 볼 수 있었다. 이러한 캐리어 이동도의 감소와 전기적 특성의 변화의 이유는 a-IGZO 활성층의 bulk trap과 절연막, 활성층 사이의 interface trap에 의한 것으로 보여진다.

• Korean Journal of Materials Research
• /
• v.4 no.1
• /
• pp.63-74
• /
• 1994

The ultrathin oxide films less than 100$\AA$ were grown by thermal oxidation in $N_2O$ ambient to improve the controllability of thickness, thickness uniformity, process reproducibility and their electrical properties. Oxidation rate was reduced significantly at very thin region due to the formation of oxynitride layer in $N_2O$ ambient and moreover nitridation of the oxide layer was simultaneously accompanied during growth. The nitrogen incorporation in the grown oxide layer was characterized with the wet chemical etch-rate and ESCA analysis of the grown oxide layer. All the oxides thin films grown in $N_2O$, pure and dilute $O_2$ ambients show Fowler-Nordheim electrical conduction. The electrical characteristics of thin oxide films grown in $N_2O$ such as leakage current, electrical breakdown, interface trap density generation due to the injected electron and reliability were better than those in pure or dilute ambient. These improved properties can be explained by the fact that the weak Si-0 bond is reduced by stress relaxation during oxidation and replacement by strong Si-N bond, and thus the trap sites are reduced.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.37 no.3
• /
• pp.6-13
• /
• 2000

Ultra-thin gate oxide was grown on nitrogen implanted silicon substrates. For nitrogen implantation, the energy was fixed at 25keV, but the dose was split into 5.0$\times$10$^{13}$ /c $m^{2}$ and 1.0$\times$10$^{14}$ /c $m^{2}$. The grown gate oxide thickness were 2nm, 3nm and 4nm. The oxidation time to grow 3nm was increased by 20% and 50% for the implanted wafers of 5.0$\times$10$^{13}$ /c $m^{2}$ and 1.0$\times$10$^{14}$ /c $m^{2}$ doses, respectively, when it was compared with control wafers which were not implanted by nitrogen. The value of charge-to-breakdown ( $Q_{BD}$ ) is decreased with increasing nitrogen doses. If an annealing process( $N_{2}$, 85$0^{\circ}C$, 60min.) is peformed after nitrogen implantation, $Q_{BD}$ is increased. It is indicated that nitrogen implantation damage affect gate oxide reliability and the damage can be removed by post-implantation annealing process.