• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.265-265
• /
• 2010

고분자 소재(polycarbonate; PC)의 표면을 보호하고 광학적 특성을 유지하기 위해 산화물 다층 박막과 비정질 탄소 박막(diamond-like carbon; DLC)을 전자빔 증착(e-beam evaporation)과 이온빔 증착(ion-beam deposition)을 이용하여 고분자 소재에 코팅하였다. 전자빔 증착으로 코팅된 실리콘과 티타늄 산화물 다층 박막은 소재 표면에서 가시광선의 반사율을 낮추는 효과를 가지고 있어 다양한 광학 코팅분야에서 이용되고 있다. 비정질 탄소 박막은 경도가 높고 마찰계수가 낮기 때문에 기계부품의 수명향상을 향상하기 위해 주로 사용되며, 본 연구에서는 고분자 소재의 최상층에 코팅하여 보호막으로 이용하였다. 고분자 윈도우에 산화물 다층 박막을 코팅하면 코팅되지 않은 기판과 비교하여 투과율이 향상되었으며 보호막으로 코팅된 비정질 탄소 박막에 의해서 일어나는 투과율 저하를 부분적으로 상쇄하는 효과를 보였다. 산화물 다층 박막의 수는 광학 분야에서는 주로 5-7층을 이용하지만 고분자 소재는 코팅 공정이 길어지면 열 변형이 일어날 수 있기 때문에 산화막의 층수를 낮추는데 초점이 맞춰졌다. 5층과 3층으로 코팅된 산화물 박막 모두 투과율이 향상되었으며 3층에 비해서 5층의 투과율 향상효과가 큰 것으로 나타났다. 고분자 소재의 투과율은 평균 약 90%이었으며 산화물 다층 박막과 비정질 탄소 박막을 코팅한 후 투과율이 약 81%로 측정되었다. 비정질 탄소 박막과 산화물 다층 박막을 적절하게 설계하고 코팅한다면 고분자 소재의 보호막으로 이용될 수 있을 것으로 판단된다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.109-110
• /
• 2015

알루미늄 합금의 종류중 하나인 ADC12는 가공성이 좋고 가격이 저렴하기 때문에 산업의 많은 분야에 이용할 수 있지만 양극산화를 진행할 시 합금의 주요 구성성분인 실리콘(Si)으로 인해 균열(Crack)이 생기는 문제가 발생하여 이에 따라 균일한 산화막이 생성되지 않다는 단점을 가지고 있다. 이 단점을 극복하기 위해 양극산화를 진행할 때 금속 음이온 성분이 첨가된 전해질을 이용하면 실리콘이 떨어져 나간 부분을 자가치료(Self-healing)할 수 있어 피막의 경도를 포함한 각종 특성이 증가하는 결과를 확인할 수 있다. 본 연구에서는 ADC12를 양극산화할 때 황산 수용액을 기본 전해질로 하여 전해질에 타이타늄(Ti), 마그네슘(Mg), 몰리브덴(Mo)이 포함되어 있는 금속 음이온 물질을 첨가하였고, 금속 음이온 전해질의 농도와 양극산화 진행 시간을 변수로 하여 제조한 산화막의 전기화학적 특성을 SEM(Scanning Electron Microscope), Tafel plot, 그리고 Microvickers hardness tester를 통해 평가하였다.

• Korean Chemical Engineering Research
• /
• v.47 no.1
• /
• pp.79-83
• /
• 2009

In this study, the characteristics of amorphous silicon etching for the formation of gate electrodes have been evaluated at the variation of several process parameters. When total flow rates composed of $Cl_2/HBr/O_2$ gas mixtures increased, the etch rate of amorphous silicon layer increased, but critical dimension (CD) bias was not notably changed regardless of total flow rate. As the amount of HBr in the mixture gas became larger, amorphous silicon etch rate was reduced by the low reactivity of Br species. In the case of increasing oxygen flow rate, etch selectivity was increased due to the reduction of oxide etch rate, enhancing the stability of silicon gate etching process. However, gate electrodes became more sloped according to the increase of oxygen flow rate. Higher source power induced the increase of amorphous silicon etch rate and CD bias, and higher bias power had a tendency to increase the etch rate of amorphous silicon and oxide.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.06a
• /
• pp.21-21
• /
• 2007

Strained silicon 기술은 MOSFET 채널 내 캐리어 이동도를 향상시켜 집적회로의 성능을 향상시키는 기술이다. 최근에는 strained 실리콘 기술과 SOI(silicon On Insulator) 기술을 접목시켜 집적회로 소자의 특성을 더욱 향상시킨 SSOI(Strained Silicon On Insulator) 기술이 연구되고 있다. 본 연구에서는 pseudo MOSFET 측정법을 이용하여 strained SOI 웨이퍼의 전기적 특성 분석을 행하였다. pseudo MOSFET 측정법은 SOI 웨이퍼의 전기적 특성분석을 위해 고안된 방법으로써 산화, 도핑 등의 소자 제조 공정 없이도 SOI 표면 실리콘층의 이동도와 매몰산화막과의 계면 특성 등을 분석해 낼 수 있는 기술이다. 표면 실리콘층의 두께와 매몰산화막의 두께가 각각 60nm, 150nm인 SOI 웨이퍼와 동일한 막 두께를 가지며 표면 실리콘층이 strained silicon인 SSOI 웨이퍼를 제작하여 그 특성을 비교 분석하였다. Pseudo MOSFET 측정 결과 Strained SOI 웨이퍼에서 표면 실리콘총 내의 전자 이동도가 일반적인 SOI 웨이퍼보다 약 25% 향상되었으며 정공 이동도나 매몰산화막의 계면 트랩밀도는 큰 차이를 보이지 않았다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.16 no.1
• /
• pp.26-32
• /
• 1979

Dry oxidation and wet oxidation processes of silicon have been examined experimentally. The oxidation temperatures were 1.10$0^{\circ}C$, 1.15$0^{\circ}C$, and 1.200 $^{\circ}C$, and oxygen flow rate was changed from 0.2 liter/min to 2.8 liter/min. From the experimental measurements, oxidation temperaturel time and oxygen flow rate have been tabutated for oxide layers 0.1$\mu$ - 1.0$\mu$ in thickness. The quality of the grown oxide layer has been investigated In terms of the dielectric constant, breakdown voltage, fixed surface charge densify (Qss/q) and mobile charge density (Q /q). From these measurements, it is concluded that the quality of the oxide layer is sufficient to expect the normal operation of MOS transistors.

• Journal of the Korean Vacuum Society
• /
• v.10 no.2
• /
• pp.247-251
• /
• 2001

Photoluminescence(PL) were observed from room temperature to 8K on $Si^+$-implanted silicon-oxide films. The PL intensities are increased from room temperature to 50~80K and decreased below 50K. The blue-shift occurs during the increasing of PL intensity. Also, temperature-dependent PL were measured at peak wavelengths. The first peak is the most sensitive to the measuring temperature. The experimental results are explained by quantum size effect of O rich defects or(and) Si rich defects rather than nanocrystal silicon.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.11
• /
• pp.7-13
• /
• 2004

Experimental results are presented for the degradation of 3 nm-thick gate oxide under -2.5V $\leq$ V$_{g}$ $\leq$-4.0V stress and 10$0^{\circ}C$ conditions using P and NMOSFETs that are annealed with hydrogen or deuterium gas at high-pressure (5 atm). The degradation mechanisms are highly dependent on stress conditions. For low gate voltage, hole-trapping is found to dominate the reliability of gate oxide both in P and NMOSFETs. With increasing gate voltage to V$_{g}$ =-4.0V, the degradation becomes dominated by electron-trapping in NMOSFETs, however, the generation rate of "hot" hole was very low, because most of tunneling electrons experienced the phonon scattering before impact ionization at the Si interface. Statistical parameter variations as well as the gate leakage current depend on and are improved by high-pressure deuterium annealing, compared to corresponding hydrogen annealing. We therefore suggest that deuterium is effective in suppressing the generation of traps within the gate oxide. Our results therefore prove that hydrogen related processes are at the origin of the investigated oxide degradation.gradation.

• Korean Chemical Engineering Research
• /
• v.46 no.2
• /
• pp.408-413
• /
• 2008

In this work, the use of LPRTO (low pressure rapid thermal oxidation) and remote plasma oxidation was evaluated for the preparation of ultra thin silicon oxide layer with less than 5 nm. The silicon oxide thickness grown by LPRTO was rapidly increased and saturated. The maximum thickness could be controlled at about 5 nm. As RF power and oxygen flow rate at a remote plasma oxidation increased, the behavior of oxide growth was almost the same as that of LPRTO. The oxide thickness of 4 nm was the maximum obtained by a remote plasma oxidation in this work. The quality of silicon oxide grown by LPRTO was comparable to the thermally grown conventional oxide.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.10a
• /
• pp.113-113
• /
• 2009

휴대형 정보기기의 표시창으로 사용되는 투명한 고분자 소재의 표면을 보호하고 광특성을 유지하기 위해 산화물 다층 박막과 비정질 탄소 박막을 코팅하였다. 산화물 다층 박막은 소재 표면에서 빛의 반사율을 낮춰 투과율을 향상시키는 특성을 가지고 있다. 산화물 다층 박막으로 실리콘 산화물과 티타늄 산화막이 사용되었으며 전자빔 증착법을 이용하여 코팅되었다. 비정질 탄소 박막을 산화물 다층 박막의 최상층에 코팅하여 보호막으로 이용하였다. 고분자 윈도우에 산화물 다층 박막을 코팅하면 투과율이 향상되었으며 보호막으로 코팅된 비정질 탄소 박막에 의해서 일어나는 투과율 저하를 낮추는 효과를 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.194-195
• /
• 2012

박막 실리콘 태양전지에 입사한 빛 중 흡수층인 진성 비정질 실리콘층(i-a-Si)에 흡수된 빛은 출력으로 변환되나, 기타의 층에서 흡수된 빛은 손실 성분이 된다. 이 중 흡수 손실이 큰 층은 도핑 층(p-a-SiC 및 n-a-Si)들인데, 이 들의 흡수 손실을 측정된 광학함수를 이용해 계산해 보면 Fig. 1과 같이 나타난다. p-a-SiC은 광 입사부에 위치하여 단파장 영역의 흡수 손실을 일으키고, n-a-Si 은 태양전지의 후면에 위치하여 장파장 영역의 흡수손실을 일으킨다. 이러한 도핑층에서의 흡수 손실을 제거 또는 개선하기 위해 도핑층의 재료를 기존 재료보다 광학적 밴드갭이 큰 재료로 대체하여 개선하는 방안에 대해 논하고자 한다. 금속 산화물의 밴드갭은 실리콘 화합물에 비하여 대체로 큰 값을 가지기 때문에 이를 기존의 실리콘 화합물 대신으로 사용한다면 광학적 흡수 손실을 효과적으로 줄일 수 있다. 단, 이때 태양전지의 광 전압을 결정하는 인자가 p층과 n층 사이의 일함수 차이에 해당하므로, p층의 대체층으로 사용 가능한 금속 산화물은 일함수가 큰(＞5 eV) 재료 중에서 선택하는 것이 적합하며, n층의 대체층으로 사용 가능한 금속 산화물은 일함수가 작은(＜ 4.2 eV) 재료 중에서 선택하는 것이 적합하다. Table 1에서 p층과 n층 대체용 금속산화물의 후보들을 정리하였다. 먼저 도핑층에서의 광 흡수가 광손실이 될 수 밖에 없는 물리적 근거에 대해서 논하고, 그 실험적인 증명을 제시한다. 이러한 개념을 바탕으로 도핑층의 내부 전기장의 방향을 제어하여 전자-정공쌍을 분리 수집하는 방법을 실험적으로 구현하였다. 이어서 금속 산화물을 부분적으로 대체하여 흡수 손실을 개선하는 방안을 제시한다. WOx, NiOx, N doped ZnO 등을 적용하여 그 효과를 비교 검토하였다. 끝으로 금속산화믈 대체 또는 쇼트키 접합을 적용하여 도핑층의 광 흡수를 줄이고 효율을 향상하는 방안을 제시한다. 그 사례로서 WOx, MoOx, LiF/Al의 적용결과를 살펴보고 추가 개선방안에 대해 토의할 것이다. 결론적으로 광학적 밴드갭이 큰 재료를 도핑층 대신 사용하여 흡수 손실을 줄이는 것이 가능하다는 것을 알 수 있고, 이 때 일함수 조건이 만족이 되면 광 전압의 손실도 최소화할 수 있다는 점을 확인할 수 있었다. 현재까지 연구의 한계와 문제점을 정리하고, 추가 연구에 의한 개선 가능성 및 실용화 개발과의 연관관계 등을 제시할 것이다.