• 제목/요약/키워드: 실리콘산화막

검색결과 411건 처리시간 0.031초

고분자 소재의 표면보호를 위한 DLC 코팅 기술

  • 양지훈;정재인
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2009년도 제38회 동계학술대회 초록집
    • /
    • pp.265-265
    • /
    • 2010
  • 고분자 소재(polycarbonate; PC)의 표면을 보호하고 광학적 특성을 유지하기 위해 산화물 다층 박막과 비정질 탄소 박막(diamond-like carbon; DLC)을 전자빔 증착(e-beam evaporation)과 이온빔 증착(ion-beam deposition)을 이용하여 고분자 소재에 코팅하였다. 전자빔 증착으로 코팅된 실리콘과 티타늄 산화물 다층 박막은 소재 표면에서 가시광선의 반사율을 낮추는 효과를 가지고 있어 다양한 광학 코팅분야에서 이용되고 있다. 비정질 탄소 박막은 경도가 높고 마찰계수가 낮기 때문에 기계부품의 수명향상을 향상하기 위해 주로 사용되며, 본 연구에서는 고분자 소재의 최상층에 코팅하여 보호막으로 이용하였다. 고분자 윈도우에 산화물 다층 박막을 코팅하면 코팅되지 않은 기판과 비교하여 투과율이 향상되었으며 보호막으로 코팅된 비정질 탄소 박막에 의해서 일어나는 투과율 저하를 부분적으로 상쇄하는 효과를 보였다. 산화물 다층 박막의 수는 광학 분야에서는 주로 5-7층을 이용하지만 고분자 소재는 코팅 공정이 길어지면 열 변형이 일어날 수 있기 때문에 산화막의 층수를 낮추는데 초점이 맞춰졌다. 5층과 3층으로 코팅된 산화물 박막 모두 투과율이 향상되었으며 3층에 비해서 5층의 투과율 향상효과가 큰 것으로 나타났다. 고분자 소재의 투과율은 평균 약 90%이었으며 산화물 다층 박막과 비정질 탄소 박막을 코팅한 후 투과율이 약 81%로 측정되었다. 비정질 탄소 박막과 산화물 다층 박막을 적절하게 설계하고 코팅한다면 고분자 소재의 보호막으로 이용될 수 있을 것으로 판단된다.

  • PDF

음이온 금속 전해질로 양극산화한 알루미늄 합금의 전기화학적 특성연구 (Electrochemical characterization of anodized aluminum alloys in metal anion complex electrolyte)

  • 이철호;오기석;최진섭
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2015년도 춘계학술대회 논문집
    • /
    • pp.109-110
    • /
    • 2015
  • 알루미늄 합금의 종류중 하나인 ADC12는 가공성이 좋고 가격이 저렴하기 때문에 산업의 많은 분야에 이용할 수 있지만 양극산화를 진행할 시 합금의 주요 구성성분인 실리콘(Si)으로 인해 균열(Crack)이 생기는 문제가 발생하여 이에 따라 균일한 산화막이 생성되지 않다는 단점을 가지고 있다. 이 단점을 극복하기 위해 양극산화를 진행할 때 금속 음이온 성분이 첨가된 전해질을 이용하면 실리콘이 떨어져 나간 부분을 자가치료(Self-healing)할 수 있어 피막의 경도를 포함한 각종 특성이 증가하는 결과를 확인할 수 있다. 본 연구에서는 ADC12를 양극산화할 때 황산 수용액을 기본 전해질로 하여 전해질에 타이타늄(Ti), 마그네슘(Mg), 몰리브덴(Mo)이 포함되어 있는 금속 음이온 물질을 첨가하였고, 금속 음이온 전해질의 농도와 양극산화 진행 시간을 변수로 하여 제조한 산화막의 전기화학적 특성을 SEM(Scanning Electron Microscope), Tafel plot, 그리고 Microvickers hardness tester를 통해 평가하였다.

  • PDF

Cl2/HBr/O2 고밀도 플라즈마에서 비정질 실리콘 게이트 식각공정 특성 (Characteristics of Amorphous Silicon Gate Etching in Cl2/HBr/O2 High Density Plasma)

  • 이원규
    • Korean Chemical Engineering Research
    • /
    • 제47권1호
    • /
    • pp.79-83
    • /
    • 2009
  • 본 연구에서 고밀도 플라즈마 식각 장치를 사용한 비정질 실리콘 막의 게이트 전극선 형성공정에서 여러 가지 식각 변수가 치수 제어와 식각 속도 및 식각 선택비 등 식각 특성에 미치는 영향을 분석하였다. $Cl_2/HBr/O_2$로 구성된 식각 기체의 전체 유량을 증가시키면 비정질 실리콘의 식각 속도가 증가하나 식각 전후의 형상치수는 변화없이 거의 일정하였다. 전체 유량을 고정시키고 $Cl_2$와 HBr 간의 유량비를 변화시키면 HBr의 유량이 커질수록 비정질 실리콘의 식각 속도가 감소하였다. $O_2$의 유량을 증가시키면 산화막의 식각 속도가 상대적으로 낮아져 식각 선택비를 증가시켜 식각 공정의 안정성을 높이나 게이트 전극선을 경사지게 하는 특성을 보인다. Source power의 증가는 비정질 실리콘 식각 속도의 증가와 더불어 형상치수의 증가를 가져오며, bias power의 증가는 비정질 실리콘과 산화막의 식각 속도를 증가시키나 식각 선택비를 크게 감소시키는 경향을 보였다.

Pseudo MOSFET을 이용한 Strained Silicon On Insulator의 전기적 특성분석 (Electrical Characterization of Strained Silicon On Insulator with Pseudo MOSFET)

  • 배영호;육형상
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
    • /
    • pp.21-21
    • /
    • 2007
  • Strained silicon 기술은 MOSFET 채널 내 캐리어 이동도를 향상시켜 집적회로의 성능을 향상시키는 기술이다. 최근에는 strained 실리콘 기술과 SOI(silicon On Insulator) 기술을 접목시켜 집적회로 소자의 특성을 더욱 향상시킨 SSOI(Strained Silicon On Insulator) 기술이 연구되고 있다. 본 연구에서는 pseudo MOSFET 측정법을 이용하여 strained SOI 웨이퍼의 전기적 특성 분석을 행하였다. pseudo MOSFET 측정법은 SOI 웨이퍼의 전기적 특성분석을 위해 고안된 방법으로써 산화, 도핑 등의 소자 제조 공정 없이도 SOI 표면 실리콘층의 이동도와 매몰산화막과의 계면 특성 등을 분석해 낼 수 있는 기술이다. 표면 실리콘층의 두께와 매몰산화막의 두께가 각각 60nm, 150nm인 SOI 웨이퍼와 동일한 막 두께를 가지며 표면 실리콘층이 strained silicon인 SSOI 웨이퍼를 제작하여 그 특성을 비교 분석하였다. Pseudo MOSFET 측정 결과 Strained SOI 웨이퍼에서 표면 실리콘총 내의 전자 이동도가 일반적인 SOI 웨이퍼보다 약 25% 향상되었으며 정공 이동도나 매몰산화막의 계면 트랩밀도는 큰 차이를 보이지 않았다.

  • PDF

실리콘 산화공정에 대한 실험적 고찰 (An Experimental Study on the Oxidation Process of Silicon)

  • 최연익;김충기
    • 대한전자공학회논문지
    • /
    • 제16권1호
    • /
    • pp.26-32
    • /
    • 1979
  • 실리콘의 dry oxidation과 wet oxidation공정의 특성을 실험적으로 조사하였다. 산화온도는1,100℃, 1.150℃, 1.200℃를 사용하였고, 산소의 유량은 0.2 liter/min으로 부터 2.8 liter/min까지 변화시켰다. 산화막의 두께를 측정하여 0.1μ ∼ 1.0μ 을 성장시키는데 필요한 온도, 시간, 산소의 유량을 도표로 나타냈다. 산화막의 특성을 조사하기 위하여 유전 상수 절연파괴 전압, fixed surface charge density (Qss/q), mobile ciarge densify (Q /q)를 측정하였다. 측정 결과로부터 산화막이 MOS transistor에도 적합한 양질이라는 결론을 얻었다.

  • PDF

실리콘산화막의 광루미니센스 온도의존성에 관한 연구 (Temperature Dependence of Photoluminescence in $SiO_2$)

  • 이재희
    • 한국진공학회지
    • /
    • 제10권2호
    • /
    • pp.247-251
    • /
    • 2001
  • 실리콘산화막에 $Si^+$이온을 주입하여 열처리를 한 후 상온에서 8K까지 온도를 변화시키며 PL을 측정하였다. 상온에서 50~80K까지는 PL intensity가 전체적으로 증가하였으며 50K 이하에서는 감소하였다. PL intensity가 증가하는 동안 peaks는 blue-shift가 일어났다. PL spectrum에서 peak를 보이는 파장에서 PL의 온도의존성을 측정하였다. 첫 번째 peak가 온도변화에 가장 민감하며 크기가 작은 peak일수록 온도의 영향을 적게 받는다. PL peak의 온도의존성을 분석하였다. 상온에서 50K 범위에서 PL intensity 대 1000/T그림에서 온도역수의 3차 함수로 fitting할 수 있었다. 온도가 내려갈수록 PL intensity가 증가하는 것을 nanocrystal 보다도 O위주 결함(Si-O-O)이나 Si위주 결함(Si-Si-O)들의 quantum size effect로 설명할 수 있었다.

  • PDF

고압 중수소 열처리 효과에 의해 조사된 수소 결합 관련 박막 게이트 산화막의 열화 (Hydrogen-Related Gate Oxide Degradation Investigated by High-Pressure Deuterium Annealing)

  • 이재성
    • 대한전자공학회논문지SD
    • /
    • 제41권11호
    • /
    • pp.7-13
    • /
    • 2004
  • 두께가 약 3 nm 인 게이트 산화막을 갖는 P 및 NMOSFET를 제조하여 높은 압력 (5 atm.)의 중수소 및 수소 분위기에서 후속 열처리를 각각 행하여 중수소 효과(동위원소 효과)를 관찰하였다. 소자에 대한 스트레스는 -2.5V ≤ V/sub g/ ≤-4.0V 범위에서 100℃의 온도를 유지하며 진행되었다. 낮은 스트레스 전압에서는 실리콘 계면에 존재하는 정공에 의하여 게이트 산화막의 열화가 진행되었다. 그러나 스트레스 전압을 증가시킴으로써 높은 에너지를 갖는 전자에 의한 계면 결함 생성이 열화의 직접적인 원인이 됨을 알 수 있었다. 본 실험조건에서는 실리콘 계면에서 phonon 산란이 많이 발생하여 impact ionization에 의한 "hot" 정공의 생성은 무시할 수 있었다. 중수소 열처리를 행함으로써 수소 열처리에 비해 소자의 파라미터 변화가 적었으며, 게이트 산화막의 누설전류도 억제됨이 확인되었다. 이러한 결과로부터 impact ionization이 발생되지 않을 정도의 낮은 스트레스 전압동안 발생하는 게이트 산화막내 결함 생성은 수소 결합과 직접적인 관계가 있음을 확인하였다.

저압급속열산화법과 플라즈마확산산화법에 의한 실리콘 산화박막의 제조 (Fabrication of Ultrathin Silicon Oxide Layer by Low Pressure Rapid Thermal Oxidation and Remote Plasma Oxidation)

  • 고천광;이원규
    • Korean Chemical Engineering Research
    • /
    • 제46권2호
    • /
    • pp.408-413
    • /
    • 2008
  • 본 연구에서는 5nm 이하의 실리콘 산화박막 성장을 위하여 저압급속열산화법과 플라즈마확산산화법을 사용하여, 실리콘 산화박막의 성장특성을 분석하였다. 저압급속열산화법으로 기판의 온도와 산소기체의 유량 변화에 따른 실리콘 산화박막의 성장은 공정시간 5분이 경과 할 때 까지 급격한 증가를 보이다 성장 속도가 포화되는 특성을 나타내었다. 또한 $900^{\circ}C$에서 5 nm의 최대 두께를 가진 산화박막을 얻을 수 있었다. 플라즈마확산산화법은 기판의 온도와 압력은 $500^{\circ}C$, 200 mTorr으로 고정했을 때, 플라즈마 세기와 산소기체의 유량이 증가할수록 산화박막의 성장속도는 증가하였다. 보통 4분이 경과한 후 성장속도가 포화영역에 도달하여 산화막의 두께가 거의 일정하게 되는 것을 알 수 있었다. 저압급속열산화법에 의해 성장된 산화박막은 일반열산화법에 의해 제조된 산화박막의 특성과 거의 같았다.

고분자 윈도우를 위한 저반사.고경도 박막 코팅 (Low Reflection and High Hardness Coatings for Polymer Windows)

  • 양지훈;정재인;이영민;장승현;박영희;허규용;이경황;박종원
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2009년도 추계학술대회 초록집
    • /
    • pp.113-113
    • /
    • 2009
  • 휴대형 정보기기의 표시창으로 사용되는 투명한 고분자 소재의 표면을 보호하고 광특성을 유지하기 위해 산화물 다층 박막과 비정질 탄소 박막을 코팅하였다. 산화물 다층 박막은 소재 표면에서 빛의 반사율을 낮춰 투과율을 향상시키는 특성을 가지고 있다. 산화물 다층 박막으로 실리콘 산화물과 티타늄 산화막이 사용되었으며 전자빔 증착법을 이용하여 코팅되었다. 비정질 탄소 박막을 산화물 다층 박막의 최상층에 코팅하여 보호막으로 이용하였다. 고분자 윈도우에 산화물 다층 박막을 코팅하면 투과율이 향상되었으며 보호막으로 코팅된 비정질 탄소 박막에 의해서 일어나는 투과율 저하를 낮추는 효과를 보였다.

  • PDF

박막 실리콘 태양전지의 도핑층 광손실 제거 기술

  • 백승재;팡량;박상일;임굉수
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
    • /
    • pp.194-195
    • /
    • 2012
  • 박막 실리콘 태양전지에 입사한 빛 중 흡수층인 진성 비정질 실리콘층(i-a-Si)에 흡수된 빛은 출력으로 변환되나, 기타의 층에서 흡수된 빛은 손실 성분이 된다. 이 중 흡수 손실이 큰 층은 도핑 층(p-a-SiC 및 n-a-Si)들인데, 이 들의 흡수 손실을 측정된 광학함수를 이용해 계산해 보면 Fig. 1과 같이 나타난다. p-a-SiC은 광 입사부에 위치하여 단파장 영역의 흡수 손실을 일으키고, n-a-Si 은 태양전지의 후면에 위치하여 장파장 영역의 흡수손실을 일으킨다. 이러한 도핑층에서의 흡수 손실을 제거 또는 개선하기 위해 도핑층의 재료를 기존 재료보다 광학적 밴드갭이 큰 재료로 대체하여 개선하는 방안에 대해 논하고자 한다. 금속 산화물의 밴드갭은 실리콘 화합물에 비하여 대체로 큰 값을 가지기 때문에 이를 기존의 실리콘 화합물 대신으로 사용한다면 광학적 흡수 손실을 효과적으로 줄일 수 있다. 단, 이때 태양전지의 광 전압을 결정하는 인자가 p층과 n층 사이의 일함수 차이에 해당하므로, p층의 대체층으로 사용 가능한 금속 산화물은 일함수가 큰(>5 eV) 재료 중에서 선택하는 것이 적합하며, n층의 대체층으로 사용 가능한 금속 산화물은 일함수가 작은(< 4.2 eV) 재료 중에서 선택하는 것이 적합하다. Table 1에서 p층과 n층 대체용 금속산화물의 후보들을 정리하였다. 먼저 도핑층에서의 광 흡수가 광손실이 될 수 밖에 없는 물리적 근거에 대해서 논하고, 그 실험적인 증명을 제시한다. 이러한 개념을 바탕으로 도핑층의 내부 전기장의 방향을 제어하여 전자-정공쌍을 분리 수집하는 방법을 실험적으로 구현하였다. 이어서 금속 산화물을 부분적으로 대체하여 흡수 손실을 개선하는 방안을 제시한다. WOx, NiOx, N doped ZnO 등을 적용하여 그 효과를 비교 검토하였다. 끝으로 금속산화믈 대체 또는 쇼트키 접합을 적용하여 도핑층의 광 흡수를 줄이고 효율을 향상하는 방안을 제시한다. 그 사례로서 WOx, MoOx, LiF/Al의 적용결과를 살펴보고 추가 개선방안에 대해 토의할 것이다. 결론적으로 광학적 밴드갭이 큰 재료를 도핑층 대신 사용하여 흡수 손실을 줄이는 것이 가능하다는 것을 알 수 있고, 이 때 일함수 조건이 만족이 되면 광 전압의 손실도 최소화할 수 있다는 점을 확인할 수 있었다. 현재까지 연구의 한계와 문제점을 정리하고, 추가 연구에 의한 개선 가능성 및 실용화 개발과의 연관관계 등을 제시할 것이다.

  • PDF