• Journal of Biomedical Engineering Research
• /
• v.25 no.6
• /
• pp.575-580
• /
• 2004

In this work, a method is presented to find an anatomical site of a current source crudely in a standard brain using grand average of MEG data. Minimum norm estimation algorithm and truncated singular value decomposition were applied to calculate the distributed sources that can reproduce the measured signals. Grand average over all subjects was obtained from the transformed signals, which would be detected in a standard sensor plane by the obtained distributed current sources. In the simulation study, it was shown that the localized dipole using the grand average is consistent with the mean location of localized dipoles of all subjects within several mm even with large inter-individual differences of sensor positions. This result suggests that the mean location of low level signal source can be estimated as a dipole source in grand average and it was confirmed in the localization of the current source of N100m. when the localized dipole is registered on a standard brain. This result also suggests that the activity region obtained from grand average can be crudely estimated on a standard brain using the source location of the N100m as a reference point.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.2
• /
• pp.419-424
• /
• 2011

The system-on-board detectable and controllable the electrical fires due to ground fault(GF), arc fault and overload is implemented. The system IC for controlling and preventing the electrical fires is available to this system. The GF detection circuit for detecting the electrical leakage current, the arc fault detection circuit and the overload detection circuit controllable the input voltage for flowing the overload current are designed. The GF detection circuit and the arc fault detection circuit are good operated to the electrical leakage current and the arc signal, respectively. It is confirmed that the overload detection circuit has shown no erratic operation with the noise or the load variation and is only operated at the overload condition.

• Journal of the Korean Society for Nondestructive Testing
• /
• v.36 no.6
• /
• pp.490-495
• /
• 2016

Pulsed eddy current (PEC) testing signals have typically been obtained from the electromotive force induced in a sensor coil. However, an increasing number of studies have elected to incorporate the Hall plate as a sensor. Thus, accurate numerical modeling of the Hall sensor signal is necessary. In this study, a PEC probe is designed and a numerical modeling program is written so that Hall sensor signals and coil sensor signals can be calculated simultaneously. First, a step current is used as the input current. The predicted Hall sensor signals show similar characteristics to those of the experimental signals reported by other researchers. The characteristics of the two types of signals are then analyzed and compared as the thickness of test object changes. The results show that the Hall sensor signal provides less information for evaluating the thickness of the test object than the coil sensor signal. The response signals from a pulsed input current are also calculated, and it is confirmed that an equivalent reversed signal pattern appeared after the pulse width at both signals.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.2 no.1
• /
• pp.147-156
• /
• 1998

In this paper, an arithmetic processor using multi-valued logic is designed. For implementing of multi-valued logic circuits, we use current-mode CMOS circuits and design encoder which change binary voltage-mode signals to multi-valued current-mode signals and decoder which change results of arithmetic to binary voltage-mode signals. To reduce the number of partial product we use 4-radix SD number partial product generation algorithm that is an extension of the modified Booth's algorithm. We demonstrate the effectiveness of the proposed arithmetic circuits through SPICE simulation and Hardware emulation using FPGA chip.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.59-60
• /
• 2015

본 논문에서는 3-Level NPC(Neutral Point Clamped) 인버터에서 ZDPWM(Zero Dead Time Pulse Width Modulation) 기법에 대해서 제안한다. 3-Level NPC 인버터에서 기존 PWM 기법은 각 스위치는 서로 상보적인 동작을 수행하고, 반도체 스위칭 소자 특성상 Rise Time과 Fall Time의 시간차이로 인하여 단락사고를 방지하기 위해 스위칭 신호의 Rising Edge에 데드타임을 인가하여 단락을 방지한다. 그러나 이러한 데드타임은 지령 스위칭 신호와 실제 스위칭 신호의 오차로 인하여 출력 전압 및 전류에 왜곡이 발생하고, 이러한 왜곡으로 인하여 시스템의 오작동 및 직류링크단 전압의 불평형의 원인이 된다. 제안하는 PWM기법은 지령전압과 출력전류의 위상에 따라 영역을 나눈 후 전류의 방향에 따라 옵셋 전압을 생성하여 새로운 지령전압을 만들어 각 스위치에 스위칭 신호를 인가한다. 제안한 기법에 타당성을 증명하기 위해 시뮬레이션을 통해 검증하였다.

• Proceedings of the KIPE Conference
• /
• 2014.11a
• /
• pp.157-158
• /
• 2014

단상 계통연계형 인버터에서 전류센서를 통한 상전류 측정시 옵셋 오차는 전류센서와 측정 경로상에 위치한 아날로그 소자의 전압 불균형 및 비선형성으로 인하여 발생하게 된다. 또한 데드타임은 전력용 반도체 스위치를 제어하기 위한 PWM 신호 출력시 필연적으로 발생된다. 본 논문에서는 데드타임으로 인하여 왜곡된 상전류에 포함된 옵셋 오차에 의한 영향을 분석하고 동기좌표계 dq축 전류에 포함된 특정 고조파 성분을 제거하기 위하여 PR 제어기를 사용한 알고리즘이 제안되었다. 데드타임 및 옵셋 오차로 인해 발생된 전류맥동 보상을 위한 기준신호로는 동기좌표계 dq축 전류를 사용하였다. 제안된 알고리즘의 타당성을 시뮬레이션과 실험을 통하여 증명하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.42 no.5
• /
• pp.1110-1116
• /
• 2017

Depending on the operating characteristics, track circuit is installed for the purpose of direct or indirect control of the signal device, point switch machine and other security device. These are mainly used for train detection, transmission of information, broken rail detection and transmission of return current. Especially, the return current is related to signal system, power system and catenary line, and track circuit systems. It is one of the most important component shall be dealt for the safety of track side staff and for the protection of railway-related electrical system according to electrification. Therefore, an accurate analysis of the return current is needed to prevent the return current unbalance and the system induced disorder and failure due to an over current condition. Also, if the malfunction occurred by the return current harmonics, it can cause problems including train operation interruption. In this paper, we presented measurement and analysis method at return current and it's harmonics by high speed train operation on the honam high speed line.

• Proceedings of the KIPE Conference
• /
• 2019.07a
• /
• pp.390-391
• /
• 2019

영구자석 동기 전동기의 PI 전류 제어기 이득은 대역폭과 파라미터에 의해 결정된다. 파라미터 추정 시 필요한 전류 제어기 이득을 임의로 설정할 수밖에 없다는 문제가 있다. 본 논문은 정지좌표계에 대해 회전하는 전압 신호를 인가하여 초기 위치를 추정함과 동시에 인덕턴스를 일정 오차 내로 추정하여 빠르게 인덕턴스를 추정하고, 이를 이용해 전류 제어기 이득을 전동기의 전기적 파라미터에 맞게 설정할 수 있는 방식을 제안한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.372-372
• /
• 2014

반도체 검출기는 입사되는 X선 에너지에 의하여 이온화되어 발생하는 전자 전공쌍을 수집함으로 방사선 정보를 확인하는 선량계로써 많은 연구와 활용이 이루어지고 있다. 하지만, X선 에너지에 의하여 반도체 검출기에서 발생하는 전기적 신호량이 높지 않기 때문에 누설 전류의 저감이 필수적이다. 누설 전류를 저감시키기 위한 방안으로 반도체 층과 전극 층의 Schottky Contact 구조의 설계, Insulating Layer의 사용, 높은 비저항의 반도체 물질 연구 등이 이루어지고 있다. 하지만, 기존에 누설 전류 저감을 위하여 Insulating Layer를 전극층과 반도체 층 사이에 형성하는 연구에 있어서 Insulating Layer와 반도체 층의 계면 사이에서 발생하는 Charge Trapping으로 인하여 생성되는 신호의 Reproducibility 저하, 동영상 적용의 제한 등의 문제점을 겪어왔다. 이에 본 논문에서는 누설 전류를 저감시킴과 동시에 Charge Trapping의 최소화를 이루기 위하여 Insulating Layer의 두께 최적화 연구를 수행하였다. 본 연구에서 사용한 Insulating Layer는 검출기 표면에 입사하는 X선 정보 손실을 최소화 시키는 동시에 누설 전류와 Charge Trapping을 최소화 시키는 방법으로써 CVD방법으로 검출기 표면에 균일하게 Insulating Layer를 코팅하였다. Insulating 물질은 Parylene을 사용하였으며, 그 중 온도, 습도 등 외부환경에 영향을 적게 받는 type C를 사용하였다. 증착에 사용한 장비의 진공도는 Torr로 설정하여 증착되는 Parylene의 두께가 약 $0.3{\mu}m$가 되게 하였으며, 실험에는 반도체 물질 PbO를 사용하였다. Parylene의 절연 특성은 Dark Current와 Sensitivity를 측정한 SNR을 이용하여 Parylene코팅이 되지 않은 동일 반도체 검출기와의 신호를 비교하였으며 또한 Parylene를 다층 제작한 검출기의 수집 신호량을 비교하였다. 제작한 검출기의 X선 조사 시의 수집 전하량 측정 결과, 100 kVp, 100mA, 0.03s의 X선 조건에서 $1V/{\mu}m$의 기준 시, Parylene를 코팅하지 않은 PbO 검출기의 Dark current는 0.0501 nA/cm2, Sensitivity는 0.6422 nC/mR-cm2, SNR은 12.184이었으며, Parylene단층의 두께인 $0.3{\mu}m$로 증착된 시편의 Dark current는 0.04097 nA/cm2, Sensitivity는 0.53732 nC/mR-cm2으로 Dark current가 감소되고 sensitivity도 감소하였지만 SNR은 13.1150으로 높아진 것을 확인할 수 있었다. Perylene이 $0.6{\mu}m$로 증착된 시편의 경우, Dark Current는 0.04064 nA/cm2, Sensitivity는 0.31473 nC/mR-cm2, SNR은 7.7443으로써 Insulating Layer가 없는 시편보다 SNR이 약 40% 낮아진 것을 확인할 수 있었다. Parylene이 $0.9{\mu}m$로 증착된 시편의 경우 Dark current는 0.0378 nA/cm2, Sensitivity 0.0461 nC/mR-cm2로 Insulating Layer가 없는 시편에 비해 SNR은 약 1/12배 감소한 1.2196이었고, Parylene이 $1.2{\mu}m$로 증착된 시편의 SNR은 1.1252로서 더 감소하였다. 따라서 Parylene을 다층 코팅한 검출기일수록 절연 효과의 영향이 커짐으로써 SNR 비교 시 수집되는 신호량이 줄어드는 것을 확인하였다. 반도체 검출기의 누설 전류를 저감시킴과 동시에 신호 수집율에 영향을 최소화시키기 위하여 Insulating Layer의 두께를 적절하게 설정하여 적용하면 Insulating Layer가 없는 검출기에 비해 누설전류를 최소한으로 줄일 수 있고 신호 검출효율이 감소하는 것을 방지할 수 있을 것이라 사료된다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.599-602
• /
• 2016

고속철도 산업의 핵심 요소 중 하나인 선로전환기는 열차의 진로를 제어해주는 부품으로, 해당 설비의 노후화를 조기에 탐지하여 적절한 시기에 선로전환기를 교체하는 것은 안정적인 철도운영에서 매우 중요하다. 본 논문에서는 선로전환기의 작동 시 발생하는 전류 신호를 이용하여 선로전환기의 노후화를 탐지하는 시스템을 제안한다. 제안하는 시스템은 선로전환기로부터 전류 신호를 취득한 후, 주파수 도메인의 특징인 SK값으로 변환하여 특징벡터를 추출하고, PCA를 이용하여 SK벡터의 차원 축소와 동시에 중요한 특징들만을 선택한다. 마지막으로, 선로전환기의 노후화를 탐지하는 문제를 이진 클래스 문제로 해석하여, 기계학습의 대표적 모델인 SVM을 이용하여 선로전환기의 노후화 여부를 탐지한다. 실제 국내에서 운행 중인 선로전환기의 전류 신호를 취득하여 실험한 결과, 선로전환기의 노후화 상황을 안정적으로 탐지함을 확인하였다.