• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1923-1924
• /
• 2008

본 논문에서는 실리콘 기반에 집적화 가능한 새로운 구조의 K-band 4포트 직접변환 수신기 구조를 제안하며, 복조기를 측정하기 위한 K-band 변조 신호를 구현할 수 있는 변조기 모듈을 제작, 변조 신호와 복조기를 검증하였다. 제안된 수신 구조는 CMOS와 같은 실리콘 기반의 IC에서 집적화 할 수 있는 소형화된 새로운 방법이며, 회로를 검증하기 위하여 0.18um CMOS 공정을 이용 제작, 구조의 가능성을 검증하였다. 또한 비교적 낮은 변조 신호를 이용하여 K-band 대역 이상의 변조 신호를 만들 수 있는 방법을 제안, 제작 측정하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2017.10a
• /
• pp.522-523
• /
• 2017

Analog-to-Digital converter is designed using a current conveyor circuit and a time-to-digital converter. The analog voltage is sampled using the current conveyor circuit and then the voltage is converted to time information by the discharge of the sampling voltage. The time information is converted to digital value by the counter-type time-to-digital converter. In order to reduce the converted error the clock is synchronized with the time information pulse.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.549-552
• /
• 2000

본 논문에서는 주파수 영역 배열안테나의 계산량을 감소시키기 위한 센서링 부분적응 알고리듬을 제안한다. 제안한 알고리듬은 입력신호를 주파수 영역으로 변환한 후 CFAR(constant false alarm rate) 검파기법을 이용하여 간섭신호가 존재하는 주파수 대역을 찾아내고 이에 해당하는 가중치에 대해서만 적응 신호처리를 수행한다. 이때 CFAR 검파기의 오경보율은 출력신호의 전력 변화량을 이용하여 환경에 맞게 적응적으로 변화시켜서 최적 값으로 설정한다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.40 no.3
• /
• pp.152-162
• /
• 2003

In this paper, Binary to Quaternary Converter(BQC), Quaternary to Binary Converter(QBC) and Quaternary inverter circuit, which is the basic logic gate, have been proposed based on voltage mode. The BQC converts the two bit input binary signals to one digit quaternary output signal. The QBC converts the one digit quaternary input signal to two bit binary output signals. And two circuits consist of Down-literal circuit(DLC) and combinational logic block(CLC). In the implementation of quaternary inverter circuit, DLC is used for reference voltage generation and control signal, only switch part is implemented with conventional MOS transistors. The proposed circuits are simulated in 0.35 ${\mu}{\textrm}{m}$ N-well doubly-poly four-metal CMOS technology with a single +3V supply voltage. Simulation results of these circuit show 250MHz sampling rate, 0.6mW power consumption and maintain output voltage level in 0.1V.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.05a
• /
• pp.137-140
• /
• 2008

본 논문에서는 높은 주파수에서 이미지신호에 따른 하향변환기의 선현성을 우수하게 나타내기 위하여 이미지 제거 특성이 우수한 능동소자를 선택하여 VSAT 위성통신용 Ka-band 하향변환기를 설계 및 제작하였다. 하향변환기의 구성은 저잡음 증폭기단, 이미지 제거 필터, 주파수 혼합기, 주파수 체배기, 전압제어 감쇄단 및 IF단으로 구성하였고, RF 경로의 동작 유무를 판단하기 위하여 국부 루프 경로로 구성되어 있다. 하향변환기의 이득은 $11.73{\sim}13.23dB$, 잡음지수 4.4dB 이하, 50dBc 이상의 이미지 제거 특성을 나타내어, 본 논문에서 제작한 하향변환기는 고속/광 대역폭을 가지는 디지털 통신 시스템에도 적용할 수 있다.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.15 no.1
• /
• pp.48-52
• /
• 2005

In this paper, the spectral shape invariant real-time voice change method is proposed to change one's voice to mechanical voice. For this purpose, LPC analysis and synthesis is used to maintain the spectraum of voice and the pitch of synthesis speech can be changed freely. In the proposed method, gain matching method is applied to excitation signal generator to make the changed voice natural to hear. In order to evaluate the performance of the proposed method, voice change experiments were conducted. Experimental results showed that original speech signal is changed to the mechanical voice signal in which context of the speaker's voice is conveyed correctly in spite of drastic change of pitch. The system is implemented using TI TMS320C6711DSK board to verify the system runs in real time.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.1023-1026
• /
• 2005

본 논문에서는 SDR(Software Defined Radio) 시스템을 위한 Digital IF(Intermediate Frequency) Up/Down 변환기를 설계하고 성능을 평가하였다. 설계한 시스템은 AD 변환부, DA 변환부 및 Up-Down conversion 기능을 수행하는 FPGA로 구성된다. AD 변환부는 Analog Device 사의 AD6645를 사용하였으며, DA 변환부는 Analog Device 사의 AD9775를 사용하였다. Up-Down conversion 기능을 수행하는 FPGA부는 샘플된 IF 입력을 혼합기와 NCO에 의해 기저대역(DC)으로 다운 시키는 역할을 하며, 14bit의 기저대역(DC) 신호를 혼합기와 NCO에 의해 IF 출력으로 올려주는 역할을 한다. 이러한 설계는 기존의 아날로그 헤테로다인 방식에 비하여 높은 유연성 및 우수한 성능 향상을 보여준다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2000.08a
• /
• pp.161-164
• /
• 2000

본 논문에서 제안한 동시통화 검출기는 기존의 전대역에서 이루어지던 상호상관계수를 이용한 동시통화 검출기의 검출성능을 향상시키기 위하여 웨이브릿변환된 각각의 서브밴드 내에서 동시통화 및 반향경로를 구별하여 효율적으로 검출할 수 있도록 구성하였다. 서브밴드 동시통화 검출기 사용으로 동시통화 시에 발생하는 적응필터의 계수 발산을 막음으로써 시스템의 안정성을 높이고, 근단화자 신호가 원단화자에게 더 유쾌하게 들릴 수 있게 함으로써 원활한 통화환경을 제공할 수 있도록 구현하였다.

• 전기의세계
• /
• v.44 no.12
• /
• pp.25-30
• /
• 1995

광통신기술은 통신기술의 발달과정에서 1960년대에 등장한 새로운 통신기술로 몇 단계의 기술혁신을 거쳐 현재에 이르러는 보편화된 통신기술로 자리잡아 가고 있으며 2000년대 정보화 사회구축을 위한 핵심기술로 인식되고 있다. 이러한 광통신의 기본원리는 다음과 같다. 즉 우리가 통신에서 주로 이용하는 전화, 데이타, 영상정보등은 아날로그 또는 디지털 신호로서 이 신호들은 다중화 및 변조과정을 거쳐 고속전기신호를 구성하며, 이 고속전기신호를 광신호로 변환하는 반도체 레이저(LD: Laser Diode)에서 고속광 신호로 변환된다. 이 광신호는 전송손실이 매우 적은 광매체인 광섬유를 통해 40km - 100km 정도를 무중계로 전송된다. 전송된 미약한 광신호는 광검출기(PD:Photo Diode)에서 전기신호로 변환된 후 복조 및 역다중화과정을 거쳐 원래의 정보로 재현된다. 이러한 광통신원리를 이용한 광전송 기술은 기존의 동축이나 마이크로웨이브 전송기술에 비해 우수한 전송특성을 갖는다. 즉 광섬유가 가지는 거의 무한대의 전송대역폭(Bandwidth), 광소자의 높은 변조특성을 이용하여 현재에도 이미 10Gb/s급의 고속전송이 가능하며 2000년대 초반에는 수백 Gb/s급의 전송장치가 개발될 것으로 예상된다. 따라서 광전송기술은 현시대에 가장 경제적이고 신뢰성있는 통신수단으로 인식되고 있으며 초고속 정보 통신망 구축의 핵심기술이 될 것으로 예측된다. 이에 광전송기술의 발달과정, 차세대 광 전송기술 및 응용사례등을 살펴보고자 한다.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2586-2588
• /
• 2002

본 논문에서는 $\Sigma\Delta$ 변조된 입력신호를 갖는 적응필터의 수렴특성을 연구하여 향상 방안을 제시하였다. 하드웨어적인 측면에서 효율적인 해상도를 내는 $\Sigma\Delta$ 변조기는 중저주파 대역의 신호를 처리하는데 널리 사용되고 있다. $\Sigma\Delta$ 변조신호는 항상 $\pm1$의 값만을 갖기 때문에, 사인 알고리즘을 사용하는 적응필터와 효율적으로 결합될 수 있다. 하지만, PCM 신호에 대비하여 $\Sigma\Delta$ 변조 신호의 상대적인 길이가 길어 이를 처리하는 적응필터의 길이가 증가하고, 아울러 사인 알고리즘 자체가 갖는 수렴속도의 문제점 때문에 이러한 결합은 불안정한 수렴 특성을 보이게 된다. 본 연구에서는 $\Sigma\Delta$ 변조된 입력신호에 대하여 웨이블릿 변환을 적용한 변환영역 적응필터를 설계하였으며, 수렴속도가 향상됨을 시스템 식별의 응용예를 통하여 검증하였다.