• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.315.1-315.1
• /
• 2013

표면 조직화의 목적은 태양전지 표면에서의 입사되는 빛의 반사율을 감소 시키고, 웨이퍼 내에서 빛의 통과 길이를 길게 하며, 흡수되는 빛의 양을 증가시키는 것이다. 본 연구에는 습식, 건식 표면조직화 방법에 따른 표면 형상과 표면 반사도를 분석 하였으며, 셀을 제작하여 전기적 특성과 광학적 특성의 상관관계를 분석하였다. 표면 조직화 공정은 염기성 용액인 KOH를 이용한 식각 방법과 Ag를 이용한 metal-assisted 식각, 산증기를 이용한 식각, 플라즈마를 이용한 반응성 이온식각을 적용하여 제작하였다. 표면 반사율을 400~1000 nm 사이의 파장에서 측정하였으며 KOH를 이용하여 식각한 샘플이 9.11%의 표면 반사율을 가졌으며 KOH를 이용하여 식각한 표면에 추가로 metal-assisted 식각을 한 샘플이 2%로 가장 낮은 표면 반사율을 보였다. 표면 조직화 후 동일 조건으로 셀을 제작 하여 효율 측정 결과 Ag를 이용한 2단계 metal-assisted chemical 식각이 15.83%의 가장 낮은 광변환 효율을 보였으며 RIE를 이용한 2단계 반응성 이온 식각공정이 17.78%로 가장 높은 광변환 효율을 보였다. 이 결과는 반사도 결과와 일치 하지 않았다. 표면 조직화 모양에 따른 셀 효율의 변화는 도핑 프로파일과 표면 재결합 속도의 변화 때문이라 생각되며 더 명확한 분석을 위해 양자 효율을 측정하여 분석을 시도하였다. 측정 결과 단파장 대역에서 낮은 응답특성을 가지는 것을 확인 할 수 있었는데 그 이유는 낮은 반사도를 가지는 표면조직화 공정의 경우 나노사이즈의 구조를 갖기 때문에 균일한 도핑 프로파일을 얻지 못해 전자 정공의 분리가 제대로 이루어지지 못하였고 표면 재결합 속도증가의 원인으로 단락전류와 개방전압이 낮아져 효율이 떨어진 것으로 판단된다. 실험 결과 도핑 프로파일의 균일성은 셀 효율 개선을 위해 낮은 표면 반사율 만큼 중요하다는 점을 알게되었다. 낮은 반사율을 갖는 표면조직화 공정도 중요하지만 표면에 따른 균일한 도핑 프로파일을 갖는 공정을 개발한다면 단파장 응답도가 향상되어 단락전류밀도의 상승효과를 얻을 수 있을 것이라 판단된다.

• Journal of the Korean Vacuum Society
• /
• v.22 no.1
• /
• pp.26-30
• /
• 2013

For the realization of high-k insulator, aluminum oxide ($Al_2O_3$) was deposited by using an oxygen ion beam assisted deposition (IBAD) during e-beam evaporation. From the thickness of the $Al_2O_3$ layer evaporated with IBAD process, it was possible to investigate the etching effect of ion beam at higher energies during e-beam evaporation. It was also possible to obtain a higher capacitance as a result of IBAD in spite of the reduced thickness of $Al_2O_3$.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.93.2-93.2
• /
• 2018

최근 기후 변화 문제로 $CO_2$배출량 억제 정책에 따라 열전재료가 다양한 분야에 크게 주목 받고 있다. 열전 모듈은 전류를 흘려 온도차를 발생시키는 펠티어 효과와 온도차를 전력으로 변환하는 제백 효과를 이용한다. 열전발전용에 적용되는 상용 열전모듈의 경우, 열전소자의 접합부의 수는 수십 개 이상이다. 따라서 단 한 개의 접합 불량 열전소자가 모듈 전체의 열전성능에 큰 영향을 미친다. 현재 상용화 된 Bi-Te계 열전 모듈은 Bi-Te의 Te와 Sn계 솔더의 주성분인 Sn이 $250^{\circ}C$ 부근에서 취성의 Sn-Te계 금속 화합물을 형성한다고 알려져 있다. 이 때 생성된 Sn-Te 화합물은 열전모듈의 접합강도를 약화시키고 이로 인해 열전모듈의 접합 신뢰성을 크게 저하 시킬 수 있다. 이를 해결하기 위해 솔더와 소자 사이에 확산방지층이 적용되고 있으며, 이 중에서 니켈합금이 가장 널리 적용되고 있다. 니켈층을 형성시키는 방법 중에서, 무전해 도금법은 간단하게 열전소자 표면 위에 도금 층을 균일한 두께로 만들어 낼 수 있다. 하지만, 니켈 도금층과 Bi-Te 소자 간에 화학적 결함이 존재하지 않기 때문에, 무전해 니켈 도금층의 밀착성이 떨어진다. 이 때. 소자 표면에 거칠기 효과(anchor effect)를 부여하기 위해 물리적 샌딩법을 사용하는데 이 방법의 경우 소자에 크랙 같은 손상을 미쳐 열전모듈의 신뢰성 저하를 가져온다. 그러므로 거칠기 효과를 부여하면서 소자에 손상을 최소화하는 습식 식각법을 개발하여 Bi-Te계 열전소자의 표면 조도를 조절하고 무전해 Ni-P 도금을 실시하였다. 그리고 열처리 유무에 따른 열전모듈의 접합강도를 측정하였으며, 제작한 열전 모듈의 접합부 및 파단부의 계면 분석하여 무전해 Ni-P도금을 위한 습식식각법(wet etching법)에 대하여 검토하였다. N-type은 질산과 구연산의 혼합수용액에, P-type은 왕수에 습식 식각처리를 해서 적당히 표면 조도를 조절한 후에 EPMA로 분석을 해본 결과 니켈 도금층과 Bi-Te 소자 간에 anchor effect가 부여 된 것을 확인했다. 습식 식각에 의해서 제조된 열전모듈의 접합강도는 종래의 알루미나 샌딩법으로 제조한 열전모듈 보다 높은 접합강도를 나타내었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.95-95
• /
• 2009

대기압 플라즈마 발생장치를 이용한 식각장비 개발은 낮은 공정단가, 저온 공정, 다양한 표면처리 응용 효과와 같은 이점을 가지고 있어 현재, 많은 분야에서 연구되고 있다. 본 연구에서는, dielectric barrier discharge(DBD) 방식을 이용한 대기압 발생장치를 통해 평판형 디스플레이 제작에 응용이 가능한 $SiO_2$ 층의 식각에 대한 연구를 하였다. $N_2/NF_3$ gas 조합에 $CF_4$ 또는 $C_{4}F_{8}$ gas를 부가적으로 첨가하였다. 이때 N2 60 slm / NF3 600 sccm/CF4 7 slm/Ar 200 sccm의 gas composition에서 최대 260 nm/min의 식각 속도를 얻을 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.270-270
• /
• 2010

결정질 실리콘 태양전지는 표면반사에 의한 광 에너지 손실을 최소화 시키고자 식각을 통한 표면 조직화(texturing)가 이루어진다. 단결정 실리콘 웨이퍼의 경우 알칼리 용액(alkali solution)을 사용하여 이방성 식각(anisotropic etching)을 함으로써 표면에 피라미드를 형성하고 광 포획(light trapping) 효과에 의해 반사율을 줄이게 된다. 그러나 피라미드 형성을 통한 반사율 감소에는 한계를 가지고 있다. Metal assisted etching을 기반으로 한 새로운 형태의 텍스쳐링인 nano texturing은 피라미드가 이루어진 표면에 수많은 nm사이즈의 구조를 형성시킴으로써 표면에서의 반사율을 현저히 감소시킨다. 먼저 $AgNO_3$용액으로 웨이퍼 표면에 Ag입자를 코팅한 후, 그 웨이퍼를 다시 $HF/H_2O_2$ 용액으로 일정시간 동안 식각을 거치게 된다. 그로 인해 표면에는 수 nm 사이즈의 구조물들이 피라미드 위에 생성되고, $AgNO_3$의 농도 및 식각 시간에 따라 그 구조물의 크기 및 굵기가 달라진다. 결과적으로 평균 10%이상의 반사율을 보이던 기존 텍스쳐링 웨이퍼에서 3%이하의 낮은 반사율을 얻을 수 있었다. 또한 이런 nano texturing을 n-emitter 형성 공정 등에 따른 영향과 carrer lifetime에 대하여 연구하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.115-115
• /
• 2010

광 결정 발광 다이오드를 제작하는데 있어서 문제가 되는, 표면 비 발광 재결합을 줄이기 위해서 $(NH_4)_2S_x$ 패시베이션 효과를 연구하였고, 실제 소자를 공정하였다. $(NH_4)_2S_x$ 패시베이션의 영향을 알아보기 위해서, GaAs 기판위에 10쌍 다중 양자 우물 구조를 가진, 에피탁시를 이용하여 광 결정 다이오드를 제작하였고, 그 후 패시베이션 처리를 하였다. 광 결정 격자 상수는 600 nm 였고, 전자 빔 노광기법을 이용하여 패턴을 만들었다. 패시베이션효과는 시분해 발광 측정을 이용하여 캐리어 라이프 타임의 변화를 통해 확인 할 수 있었다. 광 결정 구조가 없는 발광 다이오드에서의 라이프 타임은 2206 ps였고, 광 결정 구조를 가진 발광다이오드에서의 라이프타임은 831ps였다. 이는 식각된 구멍의 표면에서 비 발광 재결합이 증가했다는 것을 의미한다. 패시베이션 처리된 광 결정 발광다이오드의 라이프 타임은 1560 ps 으로 광 결정 구조의 표면에서 발생된 비 발광 표면 재결합이 상당히 줄었음을 알 수 있다. 상용 에피탁시에 실제 소자에 적용 가능한 광 결정 발광 다이오드를 제작하였다. 상용 에피탁시는 20쌍의 다중 양자우물과, 16쌍의 Distributed Bragg Reflector를 가진 구조이다. 이 상용 에피탁시에 광 결정 구조를 만들기 위해서 니켈 크롬 (NiCr) 마스크를 사용하였고, 기존 식각 시간보다 세배 길어진 식각 시간을 달성하였다.

• Journal of the Korean Vacuum Society
• /
• v.15 no.4
• /
• pp.387-394
• /
• 2006

In this study, the effect of using a neutral beam formed by low-angle forward reflection of a reactive ion beam on aspect-ratio-dependent etching (ARDE) has been investigated. When a SF6 Inductively Coupled Plasma and $SF_6$ ion beam etching are used to etch poly-Si, ARDE is observed and the etching of poly-Si on $SiO_2$ shows a higher ARDE effect than the etching of poly-Si on Si. However, by using neutral beam etching with neutral beam directionality higher than 70 %, ARDE during poly-Si etching by $SF_6$ can be effectively removed, regardless of the sample conditions. The mechanism for the removal of ARDE via a directional neutral beam has been demonstrated through a computer simulation of different nanoscale features by using the two-dimensional XOOPIC code and the TRIM code.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2003.05a
• /
• pp.41-41
• /
• 2003

텅스텐(W)은 높은 thermal stability 와 process compatibility 및 우수한 corrosion r resistance 둥으로 integrated circuit (IC)의 gate 및 interconnection 둥으로의 활용이 대두되고 있으며, 차세대 thin film transistor liquid crystal display (TFT-LCD)의 gate 및 interconnection m materials 둥으로 사용되고 았다. 그러나, 이러한 장점을 가지고 있는 팅스텐 박막이 실제 공정상에 적용되가 위해서는 건식 식각이 주로 사용되는데, 이는 wet chemical 을 이용한 습식 식각을 사용할 경우 낮은 etch rate, line width 의 감소 및 postetch residue 잔류 동의 문제가 발생하기 때문이다. 또한 W interconnection etching 을 하기 위해서는 높은 텅스텐 박막의 etch rate 과 하부 layer ( (amorphous silicon 또는 poly-SD와의 높은 etch selectivity 가 필수적 이 라 할 수 있다. 그러 나, 지금까지 연구되어온 결과에 따르면 텅스탠과 하부 layer 와의 etch selectivity 는 2 이하로 매우 낮게 관찰되고 았으며, 텅스텐의 etch rate 또한 150nm/min 이하로 낮은 값을 나타내고 있다. 따라서 본 연구에서는 halogen-based inductively coupled plasma 를 이용하여 텅스텐 박막 식각시 여러 가지 첨가 가스에 따른 높은 텅스탠 박막의 etch rate 과 하부 layer 와의 높은 etch s selectivity 를 얻고자 하였으며, 그에 따른 식각 메커니즘에 대하여 알아보고자 하였다. $CF_4/Cl_2$ gas chemistry 에 첨 가 가스로 $N_2$와 Ar을 첨 가할 경 우 텅 스텐 박막과 하부 layer 간의 etch selectivity 증가는 관찰되지 않았으며, 반면에 첨가 가스로 $O_2$를 사용할 경우, $O_2$의 첨가량이 증가함에 따라 etch s selectivity 는 계속적으로 증가렴을 관찰할 수 있었다. 이는 $O_2$ 첨가에 따라 형성되는 WOF4 에 의한 텅스텐의 etch rates 의 감소에 비하여, $Si0_2$ 등의 형성에 의한 poly-Si etch rates 이 더욱 크게 감소하였기 때문으로 사료된다. W 과 poly-Si 의 식각 특성을 이해하기 위하여 X -ray photoelectron spectroscopy (XPS)를 사용하였으며, 식각 전후의 etch depth 를 측정하기 위하여 stylus p pmfilometeT 를 이용하였다.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.11 no.3
• /
• pp.203-207
• /
• 1998

After etching Al-Cu alloy films using $SiCl_4/Cl_2/He/CHF_3$ plasma, a corrosion phenomenon on the metal surface has been studied with XPS (X-ray photoelectron spectroscopy) and SEM (Scanning electron microscopy). In Al-Cu alloy system, the corrosion occurs rapidly on the etched surface by residual chlorine atoms. To prevent the corrosion, the $SF_6$ plasma treatment subsequent to the etch has been carried out. A passivation layer is formed by fluorine-related compounds on etched Al-Cu alloy surface after $SF_6$ treatment, and the layer suppresses effectively the corrosion on the surface as the RF power of $SF_6$ treatment increases. The corrosion could be suppressed successfully with $SF_6$ treatment in the RF power of 150watts.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.239-241
• /
• 2009

DRIE(Deep Ion Reactive Etching) 공정은 실리콘 웨이퍼를 식각하는 기술로서 Si wafer 비아 홀 제조에 주로 사용되고 있다. 즉, DRIE 공정은 식각 및 보호층 증착을 반복함으로써 직진성 식각을 가능하게 하는 공정이다. 또한, 3차원 적층 실장에서 Si wafer 비아 홀에 결함없이 효과적으로 구리 충진을 하기 위해서는 직각형 via보다 경사벽을 가진 via가 형상적으로 유리하다. 본 연구에서는 3차원 적층을 위한 Si wafer 비아 홀의 결함 없는 효과적인 구리 충진을 위해, DRIE 공정을 이용하여 기존의 경사벽을 가지는 via 흘 형성 공정보다 더욱 효과적인 공정을 개발하였다.