• Title/Summary/Keyword: 시분할 장치

Search Result 65, Processing Time 0.028 seconds

Study on Developing the Equipment of the Time Division System for Rehabilitation in People with Homonymous Hemianopia (동측성 반맹시 환자의 재활치료용 시분할 장치 개발에 관한 연구)

  • Seo, Jae-Myoung;Park, Gune-Ho;Heo, Min-Young;Jung, Ju-Hyun
    • Journal of Korean Ophthalmic Optics Society
    • /
    • v.19 no.3
    • /
    • pp.407-412
    • /
    • 2014
  • Purpose: It is investigated whether the time division system can extend the field without diplopia for people with homonymous hemianopia. Methods: The time division system was manufactured by a modified mini fan and a black cardboard. In order to verify the effectiveness of the equipment, subjects with and without the equipment took part in the experiment to bisect the space and to recognize letters. Results: Subjects with and without the equipment showed +8.91 and +18.14 degrees in the experiment to bisect the space. In the experiment reading the letters and numbers with the equipment, there were 9 percentage point increase in $4{\times}4$ charts and 15 percentage point increase in $6{\times}6$ charts. It turned out that there was a remarkable improvement for the worst group for reading the charts. Conclusions: The time division system is effective in the mobility and orientation for people with homonymous hemianopia.

Multi Channel division play on Digital Satellite Broadcast (디지털 위성 방송 수신 장치에서 다채널 다중 분할 화면 재생 방법 연구)

  • 박대혁;이승현;임영환
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2003.04d
    • /
    • pp.421-423
    • /
    • 2003
  • 최첨단의 디지털 위성 방송 수신기의 생산성을 높이기 위한 방법으로 한정된 하드웨어에 유용한 기능을 소프트웨어로 개발하여 후발 디지털 수신기 개발국과의 상품성을 논이기 위한 것이다. 본 논문에서는 디지털 위성 방송 시스템의 동작에 관련된 내용을 기술하고, 단일 채널 수신 가능한 장치를 이용하여 기존 채널 관리의 어려움을 해소하기 위해서 시분할 다채널 수신하고 이를 다중 화면 재생하기 위한 방법을 연구하고자 한다. 앞으로 더욱 많은 기능을 소프트웨어 수준에서 구현하기 위해서는 더욱더 않은 하드웨어의 이해와 디지털 방송의 MPEG의 학습의 정도가 깊어야 하며, 디바이스 단계의 프로그램의 연구가 필요하다.

  • PDF

A Cooperative Coevolutionary Algorithm for Optimizing Remarshaling Plan in an Automated Stacking Yard (자동화 장치장의 재정돈 계획 최적화를 위한 협력적 공진화 알고리즘)

  • Park, Ki-Yeok;Park, Tae-Jin;Ryu, Kwang-꾜디
    • Journal of Navigation and Port Research
    • /
    • v.33 no.6
    • /
    • pp.443-450
    • /
    • 2009
  • In this paper, we propose optimizing a remarshaling plan in an automated stacking yard using a cooperative coevolutionary algorithm (CCEA). Remarshaling is the preparation task of rearranging the containers in such a way that the delay are minimized at the time of loading. A plan for remarshaling can be obtained by the following steps: first determining the target slots to which the individual containers are to be moved and then determining the order of movement of those containers. Where a given problem can be decomposed into some subproblems, CCEA efficiently searches subproblems for a solution. In our CCEA, the remarshaling problem is decomposed into two subproblems: one is the subproblem of determining the target slots and the other is that of determining the movement priority. Simulation experiments show that our CCEA derives a plan which is better in the efficiency of both loading and remarshaling compared to other methods which are not based on the idea of problem decomposition.

10Gbps Time-Division Multiplexer using SiGe HBT (SiGe HBT를 이용한 10Gbps 시분할 멀티플렉서 설계)

  • 이상흥;강진영;송민규
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.25 no.1B
    • /
    • pp.201-208
    • /
    • 2000
  • In the transmitter of optical communication systems, a time-division multiplexer combines several parallel data streams into a single data stream with a high bit rate. In this paper, we design a 4:1 (4-channels) time-division multiplexer using SiGe HBT with emitter size of 2x8um2. The operation speed is 100bps, the rise and fall times of 20-80% are 34ps and 34ps, respectively and the dissipation of power is 1.50W.

  • PDF

Precision Measurement Technique of DC Voltage/Resistance Ratio (직류 전압/저항 비율 초정밀 측정기술)

  • Kim, Kyu-Tae;Yu, Kwang-Min
    • Proceedings of the KIEE Conference
    • /
    • 2001.07d
    • /
    • pp.1979-1981
    • /
    • 2001
  • 직렬 저항형 직류전압 분할기의 비율측정용으로 1:1 저항비율 정밀 측정장치가 개발되었다. 능동가드 및 교환방법을 이용하여 분할기 측정 시 가장 큰 장애 요인의 하나인 누설효과를 성공적으로 제거할 수 있었다. 새로 개발한 측정장치는 10 $k{\Omega}$ 또는 100 $k{\Omega}$ 저항에 대하여 약 $10^{-8}$의 정확도가 가능한 것으로 분석되었다.

  • PDF

Spliting polios of interval R-Trees for tracking RFID tag objects (전자태그 객체의 추적을 위한 간격 R-트리의 분할 정책)

  • Lee, Se-Ho;Ahn, Sung-Woo;Hong, Bong-Hee;Ban, Chae-Hoon;Lim, Duk-Sung
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2005.07b
    • /
    • pp.40-42
    • /
    • 2005
  • RFID(Radio Frequency Identification)는 자동 인식 데이터 수집 장치의 한 분야로써 GPS장치를 장착한 차량과 같이, RFID 태그(전자태그)를 상품에 부착하여 인식, 추적할 수 있다. 이러한 전자태그 객체는 시간에 따라 경로 정보가 누적되는 이동체와 유사한 특성을 가진다. 그러나 기존의 이동체 색인과 달리 태그 객체의 위치는 판독기의 위치로 인식되며 위치보고가 판독기의 인식영역 안에서만 이루어지므로 보고 주기를 예측할 수 없다. 기존의 이동체 색인에서 전자태그의 특성을 표현하기 힘들기 때문에 전자태그의 특성을 고려란 색인이 필요하게 되었다. 최근 전자태그의 특성을 고려한 색인인 TPIR-Tree(Time parameterized Interval R-Tree)가 발표되었다. 그러나 이 색인은 기존 공간 색인에서의 균등분할 기법을 사용하여 위치보고가 시간의 순서를 가지는 전자태그의 특성을 고려하지 못하여 과거노드의 저장효율이 좋지 못하다. 이 논문에서는 TPIR-Tree의 저장효율 및 검색 성능 향상을 위해서 시간의 순서에 따라 위치를 보고하는 전자태그 객체의 특성을 고려하여 분할축 선정 기법 및 시간축 분할시 비균등 분할정책을 제안한다.

  • PDF

An ASIC implementation of Phasor Measurement Unit based on Sliding-DFT (순환 DFT에 기초한 페이저 연산 장치의 ASIC 구현)

  • 김종윤;김석훈;장태규;김재화
    • Proceedings of the IEEK Conference
    • /
    • 2001.06d
    • /
    • pp.143-146
    • /
    • 2001
  • 본 논문에서는 다 채널 페이저 연산 장치를 전용하드웨어로 구현하기 위한 설계 구조에 대하여 제시하였으며, 이를 연산량이 많은 곱셈기를 시분할에 의해 공유하는 구조를 제시하였다. 또한 페이저 측정을 위한 Sliding-DFT 알고리즘을 순환 구현할 경우의 근사구현 오차에 관한 정량적인 연구를 수행하였다. 이러한 오차 영향의 해석을 기반으로 하여 곱셈기 공유 구조를 적용한 페이저 연산 장치를 설계하고, 설계한 하드웨어의 내부동작을 보여주는 시뮬레이션을 통해 설계의 정확성을 확인하였다

  • PDF

Fault Localization Method by Utilizing Memory Update Information and Memory Partitioning based on Memory Map (메모리 맵 기반 메모리 영역 분할과 메모리 갱신 정보를 활용한 결함 후보 축소 기법)

  • Kim, Kwanhyo;Choi, Ki-Yong;Lee, Jung-Won
    • Journal of KIISE
    • /
    • v.43 no.9
    • /
    • pp.998-1007
    • /
    • 2016
  • In recent years, the cost of automotive ECU (Electronic Control Unit) has accounted for more than 30% of total car production cost. However, the complexity of testing and debugging an automotive ECU is increasing because automobile manufacturers outsource automotive ECU production. Therefore, a large amount of cost and time are spent to localize faults during testing an automotive ECU. In order to solve these problems, we propose a fault localization method in memory for developers who run the integration testing of automotive ECU. In this method, memory is partitioned by utilizing memory map, and fault-suspiciousness for each partition is calculated by utilizing memory update information. Then, the fault-suspicious region for partitions is decided based on calculated fault-suspiciousness. The preliminary result indicated that the proposed method reduced the fault-suspicious region to 15.01(%) of memory size.