• 한국지능시스템학회논문지
• /
• 제20권1호
• /
• pp.76-80
• /
• 2010

급변하는 정보의 홍수 속에서 정보의 보안과 이를 가공하고 전송하는 것이 중요한 과제로 떠오르고 있다. 초기 정보보호이론과 암호화 전송단계에서는 간단한 치환과 수학적 계산 알고리즘을 적용한 암 복호화 과정을 이용하였다. 완벽한 정보보호는 One-time pad를 이용하는 것이나 이를 적용하기에는 하드웨어와 금전적 손실이 너무 크기에 실난수가 아닌 난수성을 만족하는 의사난수를 사용하고 있다. 본고에서 제안하는 변형 시리얼 테스트는 의사난수성을 입증하는 테스트 중 시리얼테스트에서 변형된 것으로 연산속도와 효율성 면에서 보다 더 강력한 난수성임을 입증하고 있다.

• 한국컴퓨터정보학회논문지
• /
• 제7권2호
• /
• pp.143-154
• /
• 2002

최근 인터넷이 발달함에도 불구하고 신형 장비들은 이더넷 포트를 내장하고 있으나, 구형 장비들은 시리얼 포트가 내장되어 있는 경우가 많다. 따라서 이를 유지 보수하기 위해서는 원격지에서 모뎀을 통하여 작업을 하거나 직접 기기 앞에서 작업을 해야 하는 번거로움과 낭비가 있다. 본 연구를 통하여 시리얼 장비중 특히, 교환기들을 이더넷상에서 통제하고 관리할 수 있도록, 임베디드 보드에 실시간 리눅스 운영체제 및 기타 응용 소프트웨어를 구축한 실시간 임베디드 시스템을 개발한다. 테스트 결과 원격지에서 시리얼 교환기에 접속할 수 있었으며, 상태 체크 및 제어가 가능함을 확인하여 기타 시리얼 장비들에도 응용 가능함을 확인하였다

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.343-345
• /
• 2003

본 논문은 windows 상에서 디바이스 드라이버 구현을 위하여 타겟 디바이스를 사용하기 이전에 가상의 범용 디바이스 드라이버 개발도구를 이용하여 시뮬레이션 함으로써 최종 타겟 디바이스 개발의 효율성을 증대하고 개발 기간의 단축 및 비용 절감하는데 목표를 둔다. 일반 PC에서 COM 포트를 이용하는 시리얼 통신으로 테스트 킷을 구현하여 드라이버를 개발하고 테스트할 수 있으며. 나아가 드라이버 연구에 있어서 실제 타겟 디바이스 없이 S/W 만으로도 올바른 드라이버를 개발할 수 있으며, 드라이버 동작과 내부 메커니즘을 비주얼하게 확인하여 초보 드라이버 개발자들에게도 도움을 주는데 목적이 있다. 이에 본 연구에서 새로운 개발 방향을 제시하고 실험을 하였다.

• 한국지능시스템학회논문지
• /
• 제20권6호
• /
• pp.837-842
• /
• 2010

본 논문에서는 양자암호 시스템의 설계과정에서 필연적으로 사용되는 의사난수들의 비트열들이 다수개 존재하는 현상과 이를 상호 공개된 채널에서 부분정보를 공유해야 하는 상황은 비트열들의 쌍을 노출시킨다. 본고에서는 이러한 의사난수 열의 기본 테스트 과정과 이를 벗어나는 이진 병합 비트열의 난수성에 대하여 살펴본다.

• 한국정보통신학회논문지
• /
• 제10권4호
• /
• pp.775-782
• /
• 2006

지문인식 알고리즘에서 전처리 과정 중 방향성이 추출된 지문에서 블록을 형성하여 각 블록에서의 방향성 특징들을 신경회로망의 입력패턴으로 사용하여 학습을 시켜, 특이점을 추출하여 매칭에 이용했다. 이를 바탕으로 지문인식 임베디드 시스템을 설계하여 다양한 응용 시스템에 이용될 수 있도록 하기 위해 컨트롤 보드와 시리얼 통신을 통해 테스트한 결과 충분한 신뢰성을 입증할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.2904-2906
• /
• 2000

본 논문에서는 반도체 제조 공정에서 장비와 호스트간에 통신을 할 수 있는 SECS(SEMI Equipment Communications Standard) 프로토를의 개발을 제안한다. SECS 프로토콜은 메시지 전송을 위한 헤더 부분을 정의하는 SECS-I 프로토콜과 메시지 내용을 정의하는 SECS-II 프로토콜로 나뉘어지는데, RS232 시리얼 통신을 하는 SECS-I 프로토콜 대신에 이더넷(ethernet)을 통해 TCP/IP 통신을 할 수 있는 HSMS 프로토콜을 구현하고자 한다. HSMS(High-speed SECS Message Services)프로토콜은 SECS-I과 마찬가지로 SECS-II 메시지 내용을 전송 할 수 있도록 10바이트 크기의 헤더로 정의된다. HSMS 프로토콜 통신은 TCP/IP를 기반으로 하기 때문에 SECS 메시지 전송을 위한 통신 선로를 설정하기 위해 소켓 API를 응용하고 항상 통신 대기상태를 유지하기 위해 데몬(daemon) 형태로 구성한다. 실제 메시지 내용을 정의하고 있는 SECS-II 프로토콜은 데이터 인덱스 테이블과 표준에 정의된 형식에 맞게 파일형태나 DLL(Dynamic Link Library)형태로 구성하고 프로세스 프로그램(process program)을 수행하기 위해 SECS 프로토콜 표준에서 정의하는 SML(SECS Message Language)형식으로 변환 할 수 있는 스크립트 변환기(script translator)를 구현한다. 또한 HSMS 프로토콜이 전송할 SECS-II 메시지를 저장하기 위한 파라미터를 정의하고 실제 통신을 위한 테스트 베드를 위한 응용 프로그램을 제작한다

• 정보보호학회논문지
• /
• 제25권3호
• /
• pp.703-713
• /
• 2015

기존의 EMS/SCADA에서 제어시스템과 필드디바이스 간의 연계시스템은 데이터의 신뢰성을 높이기 위해서 외부 네트워크와의 망 분리를 통한 접근 통제를 하였지만 현재는 운영의 효율성 증대와 체계적 관리, 경제적 측면을 고려한 외부 망과의 연결 필요성이 증가하고 있는 추세이다. 이런 발전한 연계구간은 과거에 비해 더 많은 보안 취약점을 갖게 되었으며, EMS/SCADA 연계구간에서의 통신은 특별한 관리 방법이 필요하다. 본 논문에서는 국내 환경을 고려하여 EMS/SCADA 연계구간에서 주로 사용되는 시리얼 DNP3와 TCP/IP기반 DNP3를 적용한 보안성 평가 인증기술을 제시하였다. 제시하는 보안성 평가 인증기술은 자원 안전성 테스트와 악성 패킷 테스트 2가지 세부 평가로 나누어 안전성을 평가하며 각각의 보안 요구사항 및 평가방법을 도출하여 기존의 평가 인증 기술들과의 차별성을 제시하고자 하였다.

• 스마트미디어저널
• /
• 제9권3호
• /
• pp.107-115
• /
• 2020

최근 건설분야에 3차원 설계기술인 BIM이 의무화 되면서 다양한 활용사례에 대한 연구가 증가하고 있다. 특히 4차산업혁명의 핵심기술 중의 하나인 가상현실 기술과 BIM이 융합되면 사전 설계검토, 시공시뮬레이션 등 다양한 분야에 활용될 수 있다. 하지만 현재까지 가상현실 접목기술이 단순 프로토타입 수준이거나 모델하우스 정도에만 활용되고 있다. 또한 품질이 높은 가상현실 콘텐츠 제작시 비용이 많이 들기 때문에 관련 분야의 활성화가 어려운 상황이다. 이에 본 논문에서는 가상건설분야 활용도 및 품질을 높이기 위해 BIM을 활용해서 가상현실 콘텐츠를 제작할 때 시간 소요가 많이 발생하는 재질 매핑 시간을 단축시키는 연구를 진행하였다. 이를 위해 BIM 모델시 재질 매핑 가능하도록 객체 속성을 부여하였고, 건설분야에 가장 많이 활용되는 재질을 구성하였으며, 속성과 재질을 자동으로 매핑해 주는 자동화 머터리얼 기능 개발과 최종 테스트를 진행하였다. 테스트를 위해서 10개의 모델을 활용해서 3회 반복 테스트를 하여 최종적으로 약 50.16%의 생산성 향상을 달성하였다. 향후에는 재질 매핑 자동화 기능 고도화를 포함하여 대용량 BIM 모델을 기반으로 물리적인 데이터 경량화를 포함하여 BIM 데이터를 기반으로 가상현실 콘텐츠 제작과 관련된 생산성 향상 연구를 진행할 예정이다.

• 전자공학회논문지SC
• /
• 제46권2호
• /
• pp.72-77
• /
• 2009

본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.281-284
• /
• 2008

본 논문에서는 멀티미디어 SoC 플랫폼의 ASIC 설계에 대해 기술한다. 구현된 플랫폼은 32비트 OpenRISC1200 마이크로프로세서, WISHBONE 온 칩 버스, VGA 제어기, 디버그 인터페이스, SRAM 인터페이스 및 UART로 구성된다. 32 비트 OpenRISC1200 프로세서는 명령어 버스와 데이터 버스가 분리된 하버드 구조와 5단 파이프라인 구조를 가지고 VGA 제어기는 메모리로부터 읽은 이미지 파일에 대한 데이터를 RGB 값으로 CRT 혹은 LCD에 출력한다. 디버그 인터페이스는 플랫폼에 대한 디버깅 기능을 지원하고 SRAM 인터페이스는 18비트 어드레스 버스와 32비트 데이터 버스를 지원한다. UART는 RS232 프로토콜을 지원하는 시리얼 통신 기능을 제공한다. 본 플랫폼은 Xilinx VIRTEX-4 XC4VLX80 FPGA에 설계 및 검증되었다. 테스트 코드는 크로스 컴파일러로 생성되었고 JTAG 유틸리티 소프트웨어와 gdb를 이용하여 패러럴 케이블을 통해 FPGA 보드로 다운로드 하였다. 이 플랫폼은 최종적으로 Chartered 0.18um 공정을 이용하여 단일 ASIC 칩으로 구현 되었으며 100MHz 클록에서 동작함을 확인하였다.