• Transactions of the Korean Society of Mechanical Engineers
• /
• v.13 no.3
• /
• pp.397-403
• /
• 1989

A slight asymmetry exists in Korean beslls due to decorative sculptures, carved figures and casting irregularities. In this study, the influence of the asymmetry on the bell's best frequencies and mode shapes is studied by using finite element method and modal testing. Also measurement techniques of nodal lines and damping ratios of bells with very small beat frequencies are discussed.

• Proceedings of the KIEE Conference
• /
• 2005.07c
• /
• pp.2004-2006
• /
• 2005

트렌치 애노드 컨택을 설계하여 순방향 전압강하를 감소시키는 GaN 쇼트키 장벽 다이오드를 제안하였다. 애노드 내부에 트렌치를 설계하여 제안된 소자의 표면 애노드 컨택은 메탈 일 함수(metal work function)가 높은 Pt와 형성되며, 트렌치 애노드 컨택은 메탈 일 함수가 낮은 Au와 형성된다. 제안된 소자의 전기적 특성을 검증하기 위하여 2차원 수치 해석 시뮬레이션을 수행하였고, AlGaN/GaN 혜테로 접합 구조 위에 제작 및 측정하였다. 제안된 소자는 복잡한 공정 추가 없이 제작되며 $100A/cm^2$에서의 순방향 전압 강하는 0.73V로 기존 소자의 1.25V보다 우수한 특성을 보였다. 제안된 소자의 온 저항은 $1.58m{\Omega}cm^2$로 기존 소자의 온 저항 $8.20m{\Omega}cm^2$ 보다 낮은 장점을 가진다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2006.05a
• /
• pp.380-383
• /
• 2006

최근 소득수준이 높아짐에 따라 쾌적한 주거환경에 대한 욕구가 높아짐에 따라 소음에 대한 민원이 증가하고 있는 추세이나, 아직까지 변압기 소음에 대한 체계적인 대책을 세운 사례는 전무한 실정이다. 본 논문에서는 변전소의 주 소음원인 변압기의 소음을 예측하기 위하여 소음레벨을 수치적으로 해석하는 변압기 소음예측 프로그램을 개발하였다. 또한 소음민원이 예상되는 한 변전소를 선정하여 소음예측 시뮬레이션과 실제 소음측정을 통하여 그 결과를 비교하였다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2000.08a
• /
• pp.184-185
• /
• 2000

1 차원 자성 포토닉 결정은 원하는 파장에서 큰 페러데이 회전각과 투과율을 얻을 수 있기에 아주 흥미롭다. 두 종류의 유전체 층(S: $SiO_2$, T:T $a_2$ $O_{5}$)을 주기적으로 적층한 구조에, Bi를 다량 치환한 가네트 박막(M:B $i_{1.07}$ $Y_{1.93}$F $e_{5}$ $O_{12}$)을 결함층으로 삽입한 (A/B)$_{k}$ M/(B/A)$_{k}$ 의 구조를 갖는 1차원 자성 포토닉 결정의 자기 광학 특성을 수치해석하였다. 가시광과 적외선 영역에서 1차원 자성 포토닉 결정의 자성체 층의 두께( $d_{M}$ )와 유전체 층의 적층수(k)를 변화시키며, 투과율(T)과 페러데이 회전각($ heta$$_{F}$ ) 및 성능지수(Q)를 조사하였다. (중략). (중략)(중략)

• Proceedings of the Optical Society of Korea Conference
• /
• 2000.08a
• /
• pp.188-189
• /
• 2000

1차원 자성 포토닉 결정은 결함 층으로 삽입된 자성 층에 빛이 국재화되어 거대한 자기광학 효과를 나타낸다. 그 구조를 적절하게 설계하면 원하는 파장에서 거대한 자기광학 효과와 큰 투과율을 얻을 수 있다는 점에서 주목을 받고 있다. [1] 본 연구에서는 (A/B)$_{k}$ M/(A/B)$_{k}$ 의 구조를 갖는(여기서 A는 SiO$_2$, M은 Bi:YIG) 1차원 자성 포토닉 결정에 대해 B유전체 층의 굴절율을 변화시켰을 때의 투과율(T), 페러데이 회전각 ($ heta$$_{F}$ ), 성능지수(Q)를 수치 해석한 결과를 보고한다. (중략)

• Korean Journal of Air-Conditioning and Refrigeration Engineering
• /
• v.25 no.8
• /
• pp.427-431
• /
• 2013

Ground heat pump systems utilize the annually stable underground temperature to supply heat for space heating and cooling. The underground temperature affects not only the underground ecosystem, but also the performance of these systems. However, in spite of the widespread use of these systems, there have been few researches on the effect of the systems on underground temperature. In this research, case studies with numerical simulation have been conducted, in order to estimate the effect of ground heat pump systems on underground temperature. The simulation was coupled with the ground water-ground heat transfer model and the ground surface heat transfer model. In the result, it was found that the underground change depends on the heat transfer from the ground surface, the heat exchange rate, and the heat conductivity of soil.

• Journal of the Korean Society for Precision Engineering
• /
• v.12 no.4
• /
• pp.39-45
• /
• 1995

본 논문은 복수 집중질량을 갖고 제어 종동력을 받는 자유 Timoshenko보의 동적 안정성에 관한 것으로, 비행중의 미사일이나 로켓의 연료탱크, Payload등의 기계장치부를 복수의 집중질량으로 간주하여 이러한 항공우주 구조물들이 추진력인 종동력을 받을때에 대한 계의 동적 안정성을 판별한다. 수학적 모델에 대한 운동방정식은 확장된 해밀톤 원리를 이용한 유한요소법에 의해 유도되며, 복수 부가질량의 위치 및 크기변화, 센서의 위치 및 게인(gain)의 변화에 따른 계의 안정성 지도(stability maps)를 보여준다. 또한 보의 전단 변형이나 회전관성의 효과 뿐만아니라, 추질력의 방향이 제어되는 경우와 제어되지 않는 경우에 대한 최대 추진력 값이 수치 시뮬레이션을 통해 예측된다.

• Information Display
• /
• v.24 no.6
• /
• pp.3-10
• /
• 2023

지금까지 시물레이션 기반의 인공지능을 활용한 디스플레이 응용 프로그램이 소개하였다. AI와 시뮬레이션 기술이 어떻게 융합되어 적용되는지, 그리고 디스플레이 연구 및 개발 분야에 어떻게 활용할 수 있는지 설명하였다. [11, 12] 앞서 언급한 대로, 최근 하드웨어의 발전 속도는 매우 빠르며, 이러한 발전은 비용 절감과 함께 고성능 하드웨어에 접근하는 것이 매우 쉬워지고 있다. 게다가, 디스플레이 산업의 역사를 통해 40년 이상 누적된 방대한 양의 관련 데이터가 존재한다. 그리고 수학적 물리학의 발전과 함께 거의 모든 주요 방정식에 대한 수치 해석 모델이 개발되고 있다. 지금은 디스플레이 분야의 전문가들이 대학과 대학원에서 공부한 관련 지식에만 국한되지 않다. 이제는 이렇게 빠르게 발전하는 하드웨어 기술, 물리학과 수학을 기반으로 한 데이터 과학, 그리고 디스플레이 분야 지식을 조화롭게 결합하여 적용하는 것이 중요하다. 뿐만 아니라, 이러한 융합 기술을 사용하여 디자인 최적화가 이루어져야만 앞으로 시장에서 성공할 제품을 만들 수 있을 것으로 판단된다.

• Transactions of the Korean Society of Mechanical Engineers B
• /
• v.36 no.10
• /
• pp.1025-1032
• /
• 2012

The flash lamp annealing (FLA) process has been considered highly promising for manufacturing low-temperature polysilicon on large-scale backplanes. Based on a theoretical estimation, this study clarifies the critical mechanisms of glass backplane deformation during the FLA process. A simulation using a commercial FEM code with viscoelastic models shows that the local region, whose temperature is larger than the glass softening point, undergoes permanent structural shrinkage owing to stress relaxation. For larger backplanes (4th Gen), structural shrinkages and gravitational deflection are critical to deformation in the FLA process, resulting in an "M" shape; in smaller backplanes (0th Gen), the latter is negligible, resulting in a "U" shape.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.36D no.5
• /
• pp.44-53
• /
• 1999

This paper are reported a methodology and application for extracting parasitic capacitances in a multi-level interconnect semiconductor structure by a numerical technique. To calculate the parasitic capacitances between the interconnect lines, we employed finite element method (FEM) and calculated the distrubution of electric potential in the inter-metal layer dielecric(ILD) by solving the Laplace equation. The three-dimensional multi-level interconnect structure is generated directly from two-dimensional mask layout data by specifying process sequences and dimension. An exemplary structure comprising two metal lines with a dimension of 8.0$\times$8.0$\times$5.0$\mu\textrm{m}^3/TEX>, which is embedded in three dielectric layer, was simulated to extract the parasitic capacitances. In this calculation, 1960 nodes with 8892 tetrahedra were used in ULTRA SPARC 1 workstation. The total CPU time for the simulation was 28 seconds, while the memory size of 4.4MB was required.