• 한국군사과학기술학회지
• /
• 제3권2호
• /
• pp.121-130
• /
• 2000

A practical method is proposed to improve hit probability of the digital gun fire control system, when the measured rate of the tracking sensor becomes biased under some operational situation. For ground moving target it is shown that the well-known Kalman filter which uses position measurement only can be optimally used to eliminate the rate bias error. On the other hand, for 3D moving aircraft we present a new algorithm which incorporate FIR-type filter, which uses position and rate measurement at the same time, and the fixed-lag smoother using position measurement only, and show that it has the optimal performance in terms of both estimation accuracy and response time.

• 전자공학회논문지SC
• /
• 제41권1호
• /
• pp.1-8
• /
• 2004

INS는 위치, 속도 및 자세정보를 고속으로 제공하며 스스로 항법정보를 제공하는 장점이 있으나 오차가 시간에 따라 증가하는 단점이 있다. 반면에 GPS는 데이터를 저속으로 제공하며 재밍(Jamming)에 영향을 쉽게 받으나 오차가 시간에 상관없이 일정하다는 장점이 있다. 따라서 상호보완적인 특성을 가지는 INS와 GPS를 통합하였을 때 더욱더 정확한 항법해를 제공할 수 있다. 그러나 INS와 GPS를 통합하는 과정에서 INS정보와 GPS정보의 정확한 시각적 동기가 어려우며, 시각적 비동기에 의한 오차는 일정한 측정오차를 유발하며 고속으로 운항하는 경우에는 큰 영향을 미치게 된다. 본 연구는 GPS/INS 통합항법 시스템에서 측정치 시간지연에 의해 유발되는 오차를 효과적으로 줄이기 위해 바이어스 분리형 칼만필터를 이용한 시간지연오차 보상기법을 강결합 방식과 약결합 방식에 대하여 각각 제안하였다. 각각의 통합모델에서 위치와 속도보정의 측정방정식을 지연시간에 관하여 선형화하였고 지연 상태변수를 기존의 선형 오차방정식에 추가하고 바이어스 분리형 칼만필터를 적용하여 시간지연을 초기에 추정하여 보상하도록 구성하였으며 시뮬레이션을 통하여 성능을 검증하였다.

• 한국항해항만학회지
• /
• 제37권5호
• /
• pp.447-452
• /
• 2013

해상교통관제시스템(VTS)은 선박의 위치, 속도, 침로 등 해상 교통 정보를 획득하기 위하여 다수의 해상감시레이더를 주요 센서로 이용하고 있으며, 거리 및 방위각 바이어스와 같은 2차원 해상감시레이더의 시스템 오차는 레이더 영상 및 표적 추적정보의 정확도를 크게 저하시킬 수 있다. 따라서 해상교통관제시스템에서 정확한 표적정보를 제공하기 위하여 레이더의 시스템 오차는 정밀하게 보정되어야 한다. 본 논문에서는 VTS 관제영역에 설치된 항로표지의 위치정보를 이용하여 2차원 해상감시레이더의 거리 및 방위각 오차를 보정하기 위한 방법을 제안한다. 2차원 레이더 측정값의 표준오차 모델과 항로표지 위치정보로부터 측정 잔차 모델을 유도하고, 레이더 시스템 오차를 추정하기 위한 선형 칼만필터를 설계한다. Monte-Carlo 모의실험을 통하여 제안한 방법을 검증하고, 항로표지 정보의 개수에 따른 레이더 시스템 오차 추정의 수렴 특성 및 정확도를 분석한다.

• 제어로봇시스템학회논문지
• /
• 제4권1호
• /
• pp.56-61
• /
• 1998

The velocity measurement error in the velocity-aided SDINS on the maneuvering vehicle is unavoidable and degrades the performance of the SDINS. The characteristics of the velocity measurement error can be modeled as a random bias. This paper proposes a new method for estimating the velocity measurement error in the SDINS. The generalized likelihood ratio test is used for detecting the error and a modified separate-bias Kalman filter in the feedback configuration is suggested for estimating the magnitude of the velocity measurement error.

• 한국항공우주학회지
• /
• 제37권10호
• /
• pp.1002-1009
• /
• 2009

본 논문에서는 저가의 스트랩다운 센서 및 탐색기 기반의 정밀한 유도필터 설계를 다룬다. 고려된 스트랩다운 센서는 3축의 가속도계와 자이로로 구성된 IMU, 3 축 자기장계 및 압력고도계이다. 유도탄의 위치, 속도, 자세 및 압력고도계의 바이어스 오차가 유도필터의 상태변수로 고려된다. 상태방정식 및 측정방정식의 비선형성이 크기 때문에 UKF(Unscented Kalman Filter)를 도입한다. 제안된 유도필터는 표적 위치오차가 없을 경우 항법필터로 동작한다. 표적오차가 존재하는 경우에도 유도탄-표적간 상대 정보를 정확히 추정함으로서 정밀한 유도성능을 보장한다. 특수한 교전상황에서는 유도필터의 가관측성 문제가 발생함이 확인되었다.

• 전자공학회논문지C
• /
• 제36C권8호
• /
• pp.10-21
• /
• 1999

본 논문에서는 12비트의 해상도와 65MHz의 변환속도를 가지면서 단일 3.3V의 공급전압으로 동작하는 전류 셀 매트릭스 구조의 CMOS D/A 변환기를 제안하였다. 설계된 CMOS D/A 변환기는 우수한 단조증가성과 빠른 정착시간을 가지는 전류 셀 매트릭스 구조의 장점을 이용하면서 기존의 D/A 변환기의 전류셀 간의 문턱전압의 부정합과 접지선의 전압 강하에 의한 오차를 감소시키기 위해 트리 구조 바이어스 회로, 대칭적 접지선 연결, 캐스코드 전류 스위치를 사용하여 구현되었다. 설계된 전류 셀 매트릭스 12비트 D/A 변환기를 $0.6{\mu}m$ CMOS n-well 공정을 이용하여 제작하였다. 제작된 DAC칩을 +3.3V 단일 공급전원을 이용하여 측정한 결과, 정착시간이 20nsec로써 50MHz의 변환속도와 35.6mW의 전력소모를 나타내었다. 또한 측정된 SNR, DNL은 각각 55 dB, ${\pm}0.5LSB$,${\pm}2LSB$를 나타내었다.

• 대한전자공학회논문지SD
• /
• 제48권9호
• /
• pp.31-39
• /
• 2011

본 논문에서는 Carbon Nanotube(CNT) 센서 어레이를 위한 저 전력, 소 면적의 신호 검출 시스템을 제안한다. 제안된 시스템은 신호 검출회로, 디지털 제어기, UART I/O로 구성된다. 신호 검출회로는 VGA를 공유하는 64개의 transimpedance amplifier(TIA)와 11비트 해상도의 successive approximation register-ADC(SAR-ADC)를 사용하였다. TIA는 센서의 전압 바이어스 및 전류를 증폭하기 위한 active input current mirror(AICM)와 증폭된 전류를 전압으로 변환하는 저항 피드백 방식의 VGA(Variable Gain Amplifier)로 구성되어있다. 이러한 구조는 큰 면적과 많은 전력을 필요로 하는 VGA를 공유하기 때문에 다수의 센서 어레이에 대해 검출 속도의 저하 없이 저 전력, 소 면적으로 신호 검출이 가능하게 한다. SAR-ADC는 저 전력을 위하여 입력 전압 level에 따라 하위 bit의 동작을 생략하는 수정된 알고리즘을 사용하였다. ADC 및 센서의 선택은 UART Protocol 기반의 디지털 제어기에 의해 선택되며, ADC의 data는 UART I/O를 통해 컴퓨터와 같은 단말기를 통해 모니터링 할 수 있다. 신호 검출회로는 0.13${\mu}m$ CMOS 공정으로 설계되었으며 면적은 0.173 $mm^2$이며 640 sample/s의 속도에서 77.06${\mu}W$의 전력을 소모한다. 측정 결과 10nA - 10${\mu}A$의 전류 범위에서 5.3%의 선형성 오차를 가진다. 또한 UART I/O, 디지털 제어기는 0.18${\mu}m$ CMOS 공정을 이용하여 제작하였으며 총면적은 0.251 $mm^2$ 이다.