• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 D
• /
• pp.2593-2595
• /
• 2000

We analyzed an existing turbine speed control logic in steam turbine power plant. If it is too late to respond a valve position demand signal, it is difficult to control turbine speed. In this paper we proposed a modified control logic and showed a good result by computer simulation.

• 전자통신동향분석
• /
• 제8권1호
• /
• pp.92-110
• /
• 1993

광통신의 전송용량을 증가시키는 방법의 한가지로 전송속도의 증대에 관한 연구개발이 국내외에서 진행되어 왔다. 전송속도가 증가하여 Gb/s 급 이상이 되면 수신단 전치증폭기의 잡음이 급격히 증가하게 되어 수신감도가 떨어지게 되는데 이는 곧 중계기의 간격 감소로 인한 경제성의 저하를 의미한다. 이러한 수신단의 수신감도 저하를 극복하는 방법의 하나로 내부 이득을 갖는 APD(Avalanche Photodiode)를 수광소자로 사용하고자 하는 연구가 진행되어 왔다. 본 고에서는 InGaAs를 흡수층으로 하는 광통신용 APD의 구조, 동작특성 및 최근 연구동향을 소개하고자 한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 추계학술대회 논문집
• /
• pp.97-98
• /
• 2016

본 논문은 위치, 속도, 전류 제어기들이 직렬로 연결된 전동기 구동시스템에서 속도 제어기를 사용하지 않는 위치 제어를 위한 PI-PD 제어기 설계법을 제안한다. 기존의 PI-PD 위치 제어기 설계법과 달리 제안된 제어기의 설계법은 위치 제어기의 대역폭에 따라 이득 값을 설정할 수 있다. 제안된 위치 제어기 설계 성능을 검증하기 위해 IPMSM 구동시스템에서 실험을 통해 유효성을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.16-23
• /
• 2009

본 논문에서는 낮은 전압 이득 특성을 갖는 증폭기를 이용한 12비트 10MS/s 파이프라인 ADC를 제안한다. 증폭기의 낮은 전압 이득 특성에 의한 MDAC의 잔류 전압 이득 오차를 보상하기 위해 기준 전압 스케일링 기법을 적용한 파이프라인 ADC 구조를 제안하였다. 증폭기 오프셋에 의한 제안하는 ADC의 성능 저하를 개선하기 위해 첫 단 MDAC에 오프셋 조정이 가능한 증폭기를 사용하였으며, 낮은 증폭기 전압 이득으로 인해 발생하는 메모리 효과를 최소화하기 위해 추가적인 리셋 스위치를 MDAC에 적용하였다. 한편, 45dB 수준의 낮은 전압 이득을 갖는 증폭기를 기반으로 구성된 시제품 ADC는 $0.35{\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.7LSB 및 3.1LSB 수준을 보인다. 또한 2.4V의 전원 전압과 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 62dB와 72dB이며, 19mW의 전력을 소모한다.

• 전자공학회논문지
• /
• 제53권9호
• /
• pp.54-61
• /
• 2016

본 논문에서는 6 Gbps 고속 double data rate(DDR) 인터페이스를 위한 기준 전압 발생기와 선형 등화기를 포함하는 단일 종단 수신기를 제안한다. 제안하는 단일 종단 수신기는 낮은 전압 레벨의 입력 신호에 대해 전압 이득을 증가시키기 위해 공통 게이트 증폭기를 사용한다. 저주파의 이득을 줄이고 고주파 피킹 이득을 발생시키는 연속 시간 선형 등화기가 공통 게이트 증폭기에서의 구현을 위해 제안된다. 또한, 공통 게이트 증폭기의 오프셋 노이즈를 줄임으로 전압이득을 극대화하기 위해 기준 전압 발생기가 구현된다. 제안하는 기준 전압 발생기는 디지털 평준화 기법에 의해 2.1 mV의 해상도로 제어된다. 제안된 단일 종단 수신기는 공급전압 1.2 V의 65 nm CMOS 공정에서 설계되었으며 6 Gbps의 동작속도에서 15 mW의 전력을 소모한다. 설계된 등화기는 저주파에서의 이득 대비 3 GHz 주파수에서의 피킹 이득을 5 dB 이상 증가시킨다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.522-525
• /
• 1998

본 논문에서는 아날로그 증폭기의 특성 개선을 통해 아날로그 신호처리 시스템의 동작속도를 향상시키기 위해서 2단 연산증폭기 (two-stage opamp:TSO)의 주파수 응답 특성과 이득을 개선하기 위한 회로를 설계하고 시물레이션을 통해서 설계된 회로의 우수성을 증명하였다.

• 전기의세계
• /
• 제32권8호
• /
• pp.486-493
• /
• 1983

기존 Echo제거기의 여파기계수를 binary representation할 때 bit수를 줄이기 위하여 자동이득 조절기를 사용한 새로운 Echo제거기를 제안하였다. 적응여파기 계수수가 55이고 .rho.e=16dB, P/S.leq. dB일때 P.leq.0 dB, S>-42 dB인 경우 새echo제거기는 20bit로서 8bit로 규격화된 디지탈 Processor 또는 기억소자등을 사용하면 30%의 bit절약을 가져온다. 수학적 operation은 대단히 경미하게 증가하며 수렴속도도 훨씬 빠르다.

• 전력전자학회논문지
• /
• 제9권6호
• /
• pp.612-619
• /
• 2004

회전형 전동기와 볼스크류 및 타이밍 벨트를 이용한 서보 시스템은 NC, 가공기, 로봇 및 공장 자동화를 포함하여 산업 시스템 전반에 널리 사용되고 있다. 하지만, 동력의 전달에서 발생하는 비선형적인 마찰 및 댐핑현상은 제어 시스템 전체의 성능을 감소시키고, 특히 저속 정역 운전에서 그 영향이 크게 나타난다. 본 논문에서는 서보 제어시스템에서 발생하는 비선형적인 마찰 토크의 보상을 위해 가중치를 가지는 이중 제어 구조를 적용하였다. 본 논문에서 제안된 이중 제어 구조는 서보 제어 시스템에서 널리 사용되는 PI 속도 제어기 내부에 비선형적인 마찰 토크의 영향을 보상하는 내부 제어기를 가지는 구조이다. 특히, 내부의 제어기는 마찰 토크에 의한 시스템의 속도오차에 대하여 가중치를 가지는 구조로 설계되어 있고, 제어기의 이득은 외부 속도 제어기의 이득에 대하여 비례적으로 적용되므로, 안정성이 매우 높고 구조가 매우 간단하다. 본 논문에서 제안된 이중 제어 구조에 의한 비선형 마찰 토크 보상 방식은 시뮬레이션 및 실험을 통하여 그 성능을 검증한다.

• 한국전자통신학회논문지
• /
• 제11권10호
• /
• pp.955-962
• /
• 2016

본 논문은 BLDC 전동기의 정밀한 속도제어를 위하여 외란 관측기의 설계 및 영향을 제거하는 제어기 설계방법을 제안한다. BLDC 전동기의 외부에서 회전축에 작용하는 부하의 변동과 전기적인 시스템에서 발생하는 역기전력을 외란으로 가정하고, 외란은 구간에 대한 상수로 가정하여 루엔버거 관측기를 설계한다. 시스템 상태에 대한 관측기의 오차가 0으로 수렴할 수 있도록 적절한 이득을 설정하는 방법을 보이고, 추종성능을 향상시킬 수 있는 적절한 PI제어기의 이득을 설정하기 위한 방법을 제시한다. 제안된 제어기를 120W급의 BLDC 전동기에 적용하여 속도 그리고 전류 레퍼런스를 추종하는 능력을 시뮬레이션 시험하였다. 상수부하의 변동을 외란으로 적용하였고, 그 결과 설계된 제어기의 정상상태 오차가 0.1 [%] 이내를 가짐으로 상태 추종성능에 대해 유용한 제어기임을 보일 수 있었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2008년도 하계학술대회 논문집
• /
• pp.452-454
• /
• 2008

본 논문에서는 실험적으로 구한 엔진 토크 참조 표를 이용하여 엔진의 비선형 모델을 구하고 이를 각각의 운전 점에 대해 선형화한 엔진 모델을 제시하였다. 이러한 선형화된 엔진 모델을 이용하여, 전기식 조속기를 사용한 디젤 엔진의 속도 제어에 있어 발생하는 안정성 문제를 해석하였다. 제시한 디젤 엔진 모델을 이용하여 속도제어기의 비례, 적분 미분 이득을 설정하고 이 값을 바탕으로 모의실험 및 실험을 통하여 제시한 모델의 타당성을 검증 하였다.