• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.167-167
• /
• 2009

결정질실리콘 태양전지를 제조함에 있어 실리콘 기판 내의 금속 불순물들은 소자제작 시에 성능 저하의 원인으로 작용한다. 따라서 본 연구에서는 실리콘 기판에 Cr, Cu, Ni 불순물을 강제 오염시킨 후 태양전지를 제작하여 각각의 불순물에 대한 특성을 조사 하였다. p-type 실리콘 기판을 오염시키기 위해 일정 시간동안 표준용액에 담근 후 질소 분위기에서 열처리 하여 불순물을 확산시켰다. 이후 상용 공정을 이용하여 태양전지를 제작하고 기판내 금속불순물 농도에 따른 태양전지의 동작특성을 분석하였다.

• Proceeding of EDISON Challenge
• /
• 2017.03a
• /
• pp.398-403
• /
• 2017

본 연구에서는 gate-all-around(GAA) 수직 나노선 Field-Effect Transistor(FET)의 소스/드레인 반도체/실리사이드 접합에 존재하는 Schottky 장벽이 트랜지스터의 DC특성에 미치는 영향에 대하여 조사하였다. Non-Equilibrium Green's Function와 Poisson 방정식 기반의 시뮬레이터를 사용하여, Schottky 장벽의 위치와 높이, 그리고 채널 단면적의 크기에 따른 전류-전압 특성 곡선과 에너지 밴드 다이어그램을 통해 분석을 수행하였다. 그 결과, 드레인 단의 Schottky 장벽은 드레인 전압에 의해 장벽의 높이가 낮아져 전류에 주는 영향이 작지만, 소스 단의 Schottky 장벽은 드레인 전압과 게이트 전압으로 제어가 불가능하여 외부에서 소스 단으로 들어오는 캐리어의 이동을 방해하여 큰 DC성능 저하를 일으킨다. 채널 단면적 크기에 따른 DC특성 분석 결과로는 동작상태의 전류밀도는 채널의 폭이 5 nm 일 때까지는 유지되고, 2 nm가 되면 그 크기가 매우 작아지지만, 채널 단면적은 Schottky 장벽에 영향을 끼치지 못하였다. 본 논문의 분석 결과로 향후 7 nm technology node 에 적용될 GAA 수직 나노선 FET의 소자 구조 설계에 도움이 되고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.73-73
• /
• 2000

안티퓨즈 소자는 프로그램 가능한 절연층의 상하 각각에 금속층이나 다결정 실리콘 등의 전도 가능한 전극으로 구성된다. 프로그램은 상하 전극간에 임계전압을 가했을 때 일어나게 되며 이때 절연층이 파괴되므로 비가역적이어서 재사용은 불가능하게 된다. 안티퓨즈 소자는 이러한 프로그램 특성으로 인하여 메모리 소자를 이용한 스위치 보다 속도나 집적도 면에서 우수하다. FPGAsdp 사용되는 안티퓨즈 소자는 집적도의 향상과 적정 절열파괴전압 구현을 위해 절연막의 두께를 감소시키는 것이 바람직하다. 그러나 두께나 감소될 경우 바닥전극의 hillock에 큰 영향을 받게 되며, 그로 인해 절연막의 두께를 감소시키는 것는 한계가 있는 것으로 보고되어 있다. 본 논문에서는 낮은 구동 전압에서 동작하고 안정된 on/pff 상태를 갖는 Al/TiO2-SiO2/Mo 형태의 안티퓨즈 소자를 제안하였다. 만들어진 antifuse cell은 0.6cm2 크기로 약 300개의 샘플을 제작하여 측정하였다. 비저항이 6-9 $\Omega$-cm인 P형의 실리콘 웨이퍼에 RF 마그네트론 스퍼터링(RF magnetron sputtering) 방법으로 하부전극인 Mo를 3000 증착하였다. SiO2는 안티퓨즈에서 완충막의 역할을 하며 구조적으로 antifuse cell을 완전히 감싸고 있는 형태로 제작되었다. 완충막 구조를 만들기 dln해 일반적인 포토리소그라피(Photo-lithography)작업을 거처 형성하였다. 형성된 hole의 크기는 5$mu extrm{m}$$\times$5$\mu\textrm{m}$ 이었다. 완충막이 형성된 기판위에 안티퓨즈 절연체인 SiO2를 PECVD 방식으로 100 증착하였다. 그 후 이중 절연막을 형성시키기 위해 LPCVD를 이용하여 TiO2를 150 증착시켰다. 상부 전극은 thermal evaporation 방식으로 Al을 250nm 증착하여Tejk. 하부전극으로 사용된 Mo 금속은 표면상태가 부드럽고 녹는점이 높은 매우 안정된 금속으로, 표면위에 제조된 SiO2의 특성을 매우 안정되게 유지시켰다. 제안된 안티푸즈는 이중절연막을 증착함으로서 전체적인 절연막의 두께를 증가시켜 바닥전극의 hillock의 영향을 적게 받아 안정성을 유지할 수 있도록 하였다. 또한, 두 절연막 사이의 계면 반응에 의해 SiO2 막을 약화시켜 절연막의 두께가 두꺼워졌음에도 기존의 SiO2 절연막의 절연 파괴 전압 및 누설 전류오 비교되는 특성을 가졌다. 이중막을 구성하고 있는 안티퓨즈의 ON-저항이 단일막과 비교해 비슷한 것을 볼 수 잇는데, 그 이유는 TiO2에 포함된 Ti가 필라멘트에 포함되어 있어 필라멘트의 저항을 감소시켰기 때문으로 사료된다. 결국 이중막을 구성시 ON-저항 증가에 의한 속도 저하 요인은 없다고 할 수 있다. 5V의 절연파괴 시간을 측정한느 TDDB 테스트 결과 1.1$\times$103 year로 기대수치인 수십 년보다 높아 제안된 안티퓨즈의 신뢰성을 확보 할 수 있었다. 제안된 안티퓨즈의 이중 절연막의 두께는 250 이고 프로그래밍 전압은 9.0V이고, 약 65$\Omega$의 on 저항을 얻을수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.380-380
• /
• 2013

본 논문에서는 외기 환경 요인 중에서 H2O와 O2의 영향으로 성능이 저하되는 유기박막트랜지스터(OTFT)의 수명시간 향상을 위하여 필요한 passivation layer의 효과에 대하여 알아 보았다. OTFT에 기존의 액상 공정이나 증착 공정으로 단일 passivation layer또는 다층 passivation layer를 형성하는 방식과는 다르게 향후에 산업 전반에 적용이 기대되는 것을 고려하여 제작 공정의 간편성을 위하여 film 형태로 되어 있는 열경화성 epoxy resin film으로 passivation layer를 구현하는 방법을 사용하여 OTFT의 storage stability를 평가하였다. passivation layer가 없는 OTFT와 열경화성 epoxy resin film으로 passivation된 OTFT의 전기적 특성이 서로 비교 평가되었으며 또한 30일 동안 온도 $25^{\circ}C$ 상대습도 40%의 환경을 갖는 Desicator 안에서 소자를 보관하여 시간에 따른 전기적 특성 변화를 검증하여 epoxy resin film의 passivation layer으로의 적용가능성을 검증하였다. 결과적으로 30일 후의 passivation layer가 없는 OTFT의 전기적 특성은 매우 낮게 떨어진 반면에 epoxy resin film으로 passivation layer가 구현된 OTFT의 mobility는 $0.060cm^2$/Vs, VT는 -0.18 V, on/off ratio는 $3.7{\times}10^3$으로 초기의 소자 특성이 잘 유지되는 결과를 얻었다. OTFT는 Flexible한 polyethersulfone (PES)기판에 게이트 전극이 하부에 있는 Bottom gate 구조로 제작되었고 채널 형성을 위한 유기반도체 재료로 6,13-bis (triisopropylsilylethynyl) (TIPS) pentacene이 사용되었고 spin coating된 Poly-4-vinylphenol (PVP)가 게이트 절연체로 사용되었다. 이때 Au전극은 Shadow mask를 이용하여 증착하였다. 또한 OTFT의 채널 길이 $100{\mu}m$, 채널 폭 $300{\mu}m$의 영역에 Drop casting법을 사용하여 채널을 형성하였다. 물리적 특성은 scanning electron microscopy (SEM), scanning probe microscopy (SPM), x-ray diffraction (XRD)를 사용하여 분석하였고, 전기적 특성은 Keithley-4200을 사용하여 추출하였다.

• Korean Chemical Engineering Research
• /
• v.47 no.4
• /
• pp.418-423
• /
• 2009

MWCNT(multi-wall carbon nanotube)-doped PEDOT:PSS(poly(3,4-ethylenedioxythiophene):poly(styrene sulfonate)), used as a HIL(hole injection layer) material in OLEDs(organic light emitting diodes), was spin-coated on to the ITO glass to form PEDOT:PSS-MWCNT nano composite thin film. Morphology and transparency characteristics of nano composite thin films with respect to the loading percent of MWCNT have been investigated using FT-IR, UV-Vis and SEM. Furthermore, ITO/PEDOT:PSS-MWCNT/NPD/$Alq_3$/Al devices were fabricated, and then J-V and L-V characteristics were investigated. Functional group-incorporated MWCNT was prepared by acid treatment and showed good dispersion property in PEDOT:PSS solution. PEDOT:PSS-MWCNT thin films possessed good transparency property. For multi-layered devices, it was shown that as the loading percent of MWCNT increased, the current density increased but the luminance dramatically decreased. It might be conclusively suggested that the enhanced charge mobility by MWCNT could increase the current density but the hole trapping property of MWCNT could dramatically decrease the hole mobility in the current devices.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.211.2-211.2
• /
• 2016

그래핀은 본연의 우수한 물성으로 인하여 전자소자, 에너지 저장매체, 유연성 전도막 등 다양한 분야로의 응용가능성이 제기되었으나, 실제적인 응용을 위해서는 구조적인 결함을 최소화하며, 특성을 자유로이 제어하거나 향상시키는 공정의 개발이 요구된다. 특히 그래핀을 전자소자로 응용하기 위해서는 전기적 특성을 제어하는 것이 요구된다. 일반적으로 화학적 도핑은 그래핀의 전기적 특성을 제어하는 효율적인 방법으로 알려져 있다. 화학적 도핑은 그래핀을 구성하는 탄소원자를 이종원자로 치환하거나 표면에 흡착시켜 기능화 된 그래핀을 얻는 방법으로, 특정 가스 분위기에서 고온 열처리하거나 활성종들이 존재하는 플라즈마에 노출시키는 방법이 제시되었다. 특히 플라즈마를 이용한 도핑방법은 저온에서 단시간의 처리로 도핑이 가능하고, 플라즈마 변수를 변경하여 도핑정도를 수월하게 제어할 수 있다는 장점을 가지고 있다. 그러나 플라즈마내의 극성을 띄는 다양한 활성종들의 충돌효과로 인하여 구조적인 손상이 발생하여 오히려 특성이 저하될 수 있어 이를 고려한 플라즈마 공정조건의 설정이 필수적이다. 따라서 본 연구에서는 플라즈마에 노출된 그래핀의 Raman 특성을 고찰함으로써 화학적 도핑과 구조적인 결함의 경계를 확립하고 구조결함의 형성을 최소화한 효율적인 도핑조건을 도출하였다. 그래핀은 물리적 박리법을 이용하여 300 nm 두께의 실리콘 산화막이 존재하는 실리콘 웨이퍼 위에 제작하였으며, 평행 평판형 직류 플라즈마 장치를 이용하여 전극의 위치, 인가전력, 처리시간을 변수로 암모니아($NH_3$) 플라즈마를 방전하여 그래핀의 Raman 특성변화를 관찰하였다. 그래핀의 구조적 결함 및 도핑 효과는 라만 스펙트럼의 D, D', 2D밴드의 강도와 G밴드의 위치와 반치폭(Full width at half maximum; FWHM)의 변화를 통해 확인하였다. 그 결과, 인가전력과 처리시간에 따라 결함형성과 질소도핑 영역이 구분 가능함을 확인하였으며, 이를 바탕으로 결함형성을 최소화한 효율적인 도핑조건이 접지전위, 0.45 W의 인가전력, 처리시간 10초이며, 최적조건에서 계산된 도핑레벨은 $1.8{\times}10^{12}cm^{-2}$임을 확인하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.327-327
• /
• 2008

Lead-free $(K_{0.5}Na_{0.5})NbO_3$ 압전 세라믹스는 다양한 광소자로의 응용과 압전 특성, 초전 특성을 이용한 압전 소자로의 응용이 가능한 재료로 보고되고 있다. 그러나 KNN계 압전소재 특성상 판상 형태의 결정립으로 인해 낮은 소결 밀도를 갖게 되고, 그로인해 압전물성의 저하를 초래하는 문제점을 가지고 있다. 따라서, 본연구에서는 다양한 밀링 방법을 적용하여 입자 사이즈를 작게 하고 소성체의 결정립을 구형화 함으로써 저온소결에서의 압전물성을 개선시키고자 한다. $(K_{0.5}Na_{0.5})NbO_3$를 기계적 분쇄법에 의해 입자사이즈에 따라 변화되는 상의 분석과 압전체로서의 특성을 관찰하였다. 결정학적 상분석 및 미세 조직은 XRD, SEM을 이용하여 관찰하였고, Capacitance는 Impedance analyzer(HP4192A)로 측정하였으며, Impedance 주파수 특성은 Network Analyzer로 측정하여 Kp, Kt와 Qm을 측정하였다.

• Journal of the Korean Vacuum Society
• /
• v.14 no.1
• /
• pp.29-34
• /
• 2005

The degradation of the SiGe hetero-junction bipolar transistor(HBT) properties in SiGe BiCMOS process was investigated in this paper. The SiGe HBT prepaired by SiGe BiCMOS process, unlike the conventional one, showed the degraded DC characteristics such as the decreased Early voltage, the decreased collector-emitter breakdown voltage, and the highly increased base leakage current. Also, the cutoff frequency(f/sub T/) and the maximum oscillation frequency(f/sub max/) representing the AC characteristics are reduced to below 50%. These deteriorations are originated from the change of the locations of emitter-base and collector-base junctions, which is induced by the variation of the doping profile of boron in the SiGe base due to the high-temperature source-drain annealing. In the result, the junctions pushed out of SiGe region caused the parastic barrier formation and the current gain decrease on the SiGe HBT device.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.7
• /
• pp.23-31
• /
• 2008

Experiment results are presented for gate oxide degradation under the constant voltage stress conditions using MOSFETs with 3-nm-thick gate oxides that are treated by deuterium gas. Two kinds of methods, annealing and implantation, are suggested for the effective deuterium incorporation. Annealing process was rather difficult to control the concentration of deuterium. Because the excess deuterium in gate oxide could be a precursor for the wear-out of gate oxide film, we found annealing process did not show improved characteristics in device reliability, compared to conventional process. However, deuterium implantation at the back-end process was effective method for the deuterated gate oxide. Device parameter variations as well as the gate leakage current depend on the deuterium concentration and are improved by low-energy deuterium implantation, compared to those of conventional process. Especially, we found that PMOSFET experienced the high voltage stress shows a giant isotope effect. This is likely because the reaction between "hot" hole and deuterium is involved in the generation of oxide trap.

• Korean Chemical Engineering Research
• /
• v.52 no.1
• /
• pp.26-39
• /
• 2014

Cu interconnection in electronic devices is fabricated via damascene process including Cu electrodeposition. In this review, Cu electrodeposition and superfilling for fabricating Cu interconnection are introduced. Superfilling results from the influences of organic additives in the electrolyte for Cu electrodeposition, and this is enabled by the local enhancement of Cu electrodeposition at the bottom of filling feature formed on the wafer through manipulating the surface coverage of organic additives. The dimension of metal interconnection has been constantly reduced to increase the integrity of electronic devices, and the width of interconnection reaches the range of few tens of nanometer. This size reduction raises the issues, which are the deterioration of electrical property and the reliability of Cu interconnection, and the difficulty of Cu superfilling. The various researches on the development of organic additives for the modification of Cu microstructure, the application of pulse and pulse-reverse electrodeposition, Cu-based alloy superfilling for improvement of reliability, and the enhancement of superfilling phenomenon to overcome the current problems are addressed in this review.