• Proceedings of the Korea Water Resources Association Conference
• /
• 2010.05a
• /
• pp.1486-1490
• /
• 2010

본 연구는 강원도 횡성군의 남한강 제1지류인 섬강의 횡성댐 상류 계천에 위치한 시험유역으로 남한강 상류 산지지형 시험유역으로 이유역의 운영을 통하여 신뢰성 있는 고품질의 산간유역 수문자료의 지속적 확보이다. 2001년부터 10년 동안 시험유역이 운영되어오면서 강우관측소 3곳, 수위 관측소 3곳(농거리, 매일, 소군), 지하수 및 토양수분 측정소 5곳의 자료를 구축하고 있다. 유역의 토양 이용 현황은 삼림이 90 %, 경작지 10 %로 이루어져 있으며, 면적 $164.81km^2$, 유로연장 22.4km, 평균경사 5.97%를 지니고 있다. 고품질을 보장하고 좋은 데이터를 얻기 위하여 불확실도 분석을 실시하고, 개발된 수위-유량곡선을 통하여 시계열 수위를 유량으로 환산하였다. 아울러 수문순환 성분의 분석을 위하여 토양수분 및 지하수위를 측정하여 강우-유출해석, 수문특성 분석 등을 실시하였다. 측정된 자료는 웹사이트와 CD로 제공된다. 구축된 각종 자료는 수문 및 수리의 정량적 순환구조의 이해와 모델개발의 검정 및 검증 기반의 자료를 구축하여 산간유역의 폭 넓은 물 순환해석을 위한 기초자료로 활용될 것이다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.2
• /
• pp.330-338
• /
• 2002

A speech recognition chip that can recognize a small vocabulary as a word-level has been designed. It is composed of EPD(Start and End-point detection) block, LPC block, DTW block and external memory interface block. It is made of 126,938 gates on 4x4mm2 area with a CMOS 0.35um TLM process. The speed of the chip varies from 5MHz to 60MHz because of its specific hardware designed for the purpose. It can compare 100,000 voices as a small vocabulary which has approximately 50∼60 frames at the clock of 5MHz and also up to 1,200,000 voices at the clock of 60MHz.

• Proceedings of the KSCN Conference
• /
• 2003.05a
• /
• pp.131-131
• /
• 2003

단체급식에서 특정 다수인을 대상으로 계속적인 식사를 제공하기 위해 대량조리기기를 이용한 대량조리기법을 사용하고 있으나, 단체급식의 역사가 짧은 우리나라는 식단의 효율적 운영을 위해 급식인원에 따른 주방 면적 및 대량조리시설 기준의 연구와 개선이 미비한 실정이다. 특히 한끼식사의 구성이 대부분 1식 3찬 1국의 형태이므로 주방조리기구는 다양한 작업의 능률향상을 위해 계속 보완ㆍ개선되어야 한다. (중략)

• Proceedings of the Korea Society for Energy Engineering kosee Conference
• /
• 1996.10b
• /
• pp.161-166
• /
• 1996

화학적 증착장치를 이용하여 크기 305mm$\times$915mm인 대면적 투명전도 유리기판 위에 비정질 실리콘 태양전지를 제작하였다. p층 제조 후 SiH4 세척과 수소 플라즈마 처리를 하여 I층에 도핑가스가 침투하는 것을 억제했으며 p-i 계면에 buffer층을 적용함으로써 소면적 단접합 태양전지에서 개발전압 0.825V, 충실도 0.73, 변환효율 9.5%인 셀을 제작하였다. 또한 a-Si/a-Si 이중접합 태양전지에서는 개방전압 1.50V, 충실도 0.77인 셀을 제작하였다.

• Proceedings of the Korean Society for Bio-Environment Control Conference
• /
• 1993.10a
• /
• pp.25-25
• /
• 1993

비닐하우스 면적은 계속 증가되면서 단위규모가 대형 연동화 추세이나, 내부의 환경조절은 대부분 수동으로 하고 있어 시간과 노력이 많이 소요되고 작물생육의 적정조건을 유지 못하는 경우가 빈번하다. 따라서, 시설원예 생산물의 품질과 가격경쟁력을 높이려고 하면 환경의 자동제어가 필수적이므로, 중앙집중식 컴퓨터 제어시스템을 완성하고, 비닐하우스에서 활용시험을 수행한 후 그 결과를 요약하면 다음과 같다. (중략)

• 전기의세계
• /
• v.41 no.6
• /
• pp.40-41
• /
• 1992

1. 전기전력저장의 경우는 소요면적이 작고 유효 및 무효전력의 제어가 가능하며, 또한 효율및 응답 특성이 좋으므로 분산배치형 중규모로 운용될 경우 양수발전의 대체는 물론 수요중심지에서 문제가 되고 있는 전압문제 또한 해결할 수 있을 것이다. 2. 초전도전력저장은 현재의 기술수준을 고려하여 우선 전력계통 안정화용으로 소규모를 제작한 수 이를 검토/보완함으로서 중규모, 대규모로 점진적 기술개발이 되는 것이 바람직하다. 아울러 기술적 파급효과 또한 막대하기 때문에 용도 다변화에 대한 검토가 반드시 병행되어야 할 것이다. 3. 아울러 실용화에는 유지보수관리, 신뢰성, 안전성에 대한 문제를 충분히 고려하지 않으면 안되므로 Total System기술개발이 필수적이다.

• Proceedings of the Korean Society of Coastal and Ocean Engineers Conference
• /
• 2002.08a
• /
• pp.148-155
• /
• 2002

산업시설의 확충과 항만, 택지개발 등과 같은 기반시설의 신설 및 확장은 토지의 가용면적 증대와 매립 및 성토시 양질의 지반재료에 대한수요 증가를 필요로 한다. 부산 신항만 건설공사, 광양만 개발공사, 군산항 건설공사 및 서 해 안 고속도로 공사 등 최근 국책사업이 활발히 진행되어 매립, 성토재료로서 막대한 토사를 사용하고 있지 만 환경 보존의 중요성 등을 감안하면 대량의 육상토나 해사를 사용하는 것은 매우 어려울 뿐 아니라 상당한 비용이 소요되고 있는 실정이다. (중략)

• Transactions of the Korean Society of Mechanical Engineers B
• /
• v.41 no.6
• /
• pp.381-387
• /
• 2017

Dehydrogenation from the hydrolysis of a sodium borohydride ($NaBH_4$) solution has been of interest owing to its high theoretical hydrogen storage capacity (10.8 wt.％) and potentially safe operation. An experimental study has been performed on the catalytic reaction rate and pressure drop of a $NaBH_4$ solution over both a single microchannel with a hydraulic diameter of $300{\mu}m$ and a staggered array of micro pin fins in the microchannel with hydraulic diameter of $50{\mu}m$. The catalytic reaction rates and pressure drops were obtained under Reynolds numbers from 1 to 60 and solution concentrations from 5 to 20 wt.％. Moreover, reacting flows were visualized using a high-speed camera with a macro zoom lens. As a result, both the amount of hydrogenation and pressure drop are 2.45 times and 1.5 times larger in a pin fin microchannel array than in a single microchannel, respectively.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.1
• /
• pp.47-55
• /
• 2005

This work describes an 8b 240 MS/s CMOS ADC as one of embedded core cells for high-performance displays requiring low power and small size at high speed. The proposed ADC uses externally connected pins only for analog inputs, digital outputs, and supplies. The ADC employs (1) a two-step pipelined architecture to optimize power and chip size at the target sampling frequency of 240 MHz, (2) advanced bootstrapping techniques to achieve high signal bandwidth in the input SHA, and (3) RC filter-based on-chip I/V references to improve noise performance with a power-off function added for portable applications. The prototype ADC is implemented in a 0.18 um CMOS and simultaneously integrated in a DVD system with dual-mode inputs. The measured DNL and INL are within 0.49 LSB and 0.69 LSB, respectively. The prototype ADC shows the SFDR of 53 dB for a 10 MHz input sinewave at 240 MS/s while maintaining the SNDR exceeding 38 dB and the SFDR exceeding 50 dB for input frequencies up to the Nyquist frequency at 240 MS/s. The ADC consumes, 104 mW at 240 MS/s and the active die area is 1.36 ㎟.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.12 s.354
• /
• pp.65-73
• /
• 2006

This work presents a 14b 200KS/s $0.87mm^2$ 1.2mW 0.18um CMOS algorithmic A/D converter (ADC) for intelligent sensors control systems, battery-powered system applications simultaneously requiring high resolution, low power, and small area. The proposed algorithmic ADC not using a conventional sample-and-hold amplifier employs efficient switched-bias power-reduction techniques in analog circuits, a clock selective sampling-capacitor switching in the multiplying D/A converter, and ultra low-power on-chip current and voltage references to optimize sampling rate, resolution, power consumption, and chip area. The prototype ADC implemented in a 0.18um 1P6M CMOS process shows a measured DNL and INL of maximum 0.98LSB and 15.72LSB, respectively. The ADC demonstrates a maximum SNDR and SFDR of 54dB and 69dB, respectively, and a power consumption of 1.2mW at 200KS/s and 1.8V. The occupied active die area is $0.87mm^2$.