• Information and Communications Magazine
• /
• v.7 no.2
• /
• pp.77-89
• /
• 1990

컴퓨터와 통신 기술의 결합으로 기존의 공중전기통신망(PSIN) 과 비음성 서비스를 동시에 제공해 줄 수 있는 종합정보통신망(ISDN)으로 진화되고 있다. CCITT에서는 ISDN의 기본신호방식으로 No.7 신호방식을 권고하고 있으며, 국내에서도 이미 2000년대 통신망의 기본 신호방식으로 No.7 신호방식을 채택하기로 확정하였다. No.7 신호방식에 따른 공통선 신호망이 구성되면 기존의 통신망은 ISDN으로의 진화가 가능하게 되고, 다양하고 부가가치가 높은 새로운 서비스를 제공함으로써 지능망으로 확장이 가능하게 된다. 또한 공통선 신호망의 구성은 각종 뉴미디어의 출현으로 구성되는 부가가치 통신망간의 정보 교환을 가능하게 한다. 본고에서는 공통선신호망 구성계획을 보다 효과적으로 수립할 수 있도록 지원하기 위하여 KAIST와 ETRI에서 공통으로 개발된 신호망 설계지원시스템(SINEPS)을 소개한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.607-609
• /
• 2005

정보가전들을 제어하기 위한 많은 미들웨어들이 존재하고 있으며(예 : Havi. Jini, Lonworks, UPnP), 또한 계속 진화하고 있다. 이에 따라 다양한 정보가전들에대해 특화된 새로운 미들웨어들은 계속해서 등장하게 될 것이다. 또한 비즈니스 시장에서 주로 사용되어오던 웹 서비스가 정차 홈 내부의 서비스로 확대됨에 따라 댁 내의 가전들과 댁 외의 웹 서비스를 상호 연동하기 위한 미들웨어가 필요하게 되었다. 본 논문은 이질적인 홈 네트워크 미들웨어 상호 연동을 위한 통합 구조 방식에 대해 고찰하고, 이질적인 홈 네트워크 미들웨어들을 통합하여 정보 가전들을 제어 및 연동하고, 진화하고 있는 홈 네트워크 미들웨어들의 유동적인 특성을 반영할 수 있는 사용자 중심의 시나리오 기반 통합 구조의 설계에 관하여 설명한다.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.18 no.5
• /
• pp.632-637
• /
• 2008

In real system application, the propeller shaft rate (PSR) estimation algorithm for the feature extraction of the sonar target operates with the following problems: it requires both accurate and efficient the fundamental finding method because it is essential and difficult to distinguish harmonic family composed of the fundamental and its harmonics from the multiple spectral lines in the frequency spectrum-based sonar target classification, and further, it requires an easy design procedure in terms of its structures and parameters. To solve these problems, an evolutionary PSR estimation algorithm using an expert knowledge and the evolution strategy, is proposed. To verify the performance of the proposed algorithm, a sonar target PSR estimation is performed. Simulation results show that the proposed algorithm effectively solves the problems in the realtime system application.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07b
• /
• pp.304-306
• /
• 2005

아키텍쳐(Architecture)는 프로젝트 초기에 결정된 설계 결정사항을 기재해 놓은 산출물이고 프로젝트 관련자(Stakeholder)간 의사소통의 수단이다. 아키텍쳐가 안정되어야 향후 진화(Evolution) 과정 중에 시스템을 이해하고 예측 관리하는 것이 쉬워지고 또한 기본 구조를 변경하지 않고 여러 가지 기능을 추가할 수 있다. 아키텍쳐 안정성(Architecture Stability)이란 진화과정 중에 발생하는 변경들을 견디는 정도를 말하고 변경은 적응변경(Adaptive Changes), 교정변경(Corrective Changes), 완전변경(Perfective Changes )을 포함한다. 그런데 진화 과정 동안에 변경들은 필연적으로 발생하게 되고 그로 인해 결정된 아키텍쳐는 본래의 모습을 그대로 유지할 수 없게 된다. 따라서 진화 과정시 아키텍쳐의 안정성을 측정하고 향후 변경에 대한 대비가 필요하다. 본 논문은 변경의 크기, 변경의 횟수, 변경의 종류와 아키텍쳐 불안정성의 관계를 버전별로 연구하고 그와 관련된 매트릭을 제안한다. 매트릭을 실제 프로젝트(Ant,JDT)에 적용하고 측정된 결과를 통해 아키텍쳐 안정성을 살펴봄으로써, 향후 안정성을 고려하여 아키텍쳐를 관리하고 개발하는데 도움을 줄 수 있을 것이다.

• 한국정보통신설비학회:학술대회논문집
• /
• 2002.08a
• /
• pp.10-12
• /
• 2002

본 논문에서는 TEM Cell 의 최적 설계방법을 제안한다. 임피던스 부정합을 최소화 시키기 위해 Cell 내부의 특성 임피던스를 $50{\Omega}$으로 유지하며, 동시에 중심 도체판(Septum)의 길이와 도체판 날개(winglet)의 각을 변화 시킴으로써 내부 전자파의 균일도(Uniformity)를 최대로 하는 TEM Cell의 최적설계 방법을 제안하며 (1+1)ES를 적용하여 시험영역을 최대로 하는 최적 설계 변수들을 제시한다.

• Journal of the KSME
• /
• v.53 no.5
• /
• pp.35-40
• /
• 2013

이 글에서는 최근 많은 연구가 수행되는 자연모사 기법 중 식물모사 기법을 소개하고자 한다. 식물의 유동 원리 및 중요성, 식물 유동원리를 이용한 식물모사 마이크로 디바이스의 설계, 식물의 진화혼적 최적화의 공학적 접근에 대해 논한다.

• Computational Structural Engineering
• /
• v.24 no.3
• /
• pp.63-72
• /
• 2011

• Journal of the Korean Institute of Intelligent Systems
• /
• v.8 no.6
• /
• pp.37-47
• /
• 1998

This paper proposes a controller design method using the evolutionary computation algorithm and the fuzzy logic to control the wafer temperature in rapid thermal processing. First, we design the feedforward static controller to provide the control powers of the lamps for the given steady state temperature. Second, the feedforward dynamic controller is designed for the additional control powers to achieve a given transient response. These feedforward controllers are implemented by using the fuzzy logic to act as a global nonlinear controller over a wide range of operating points. The parameters of these controllers are optimized by using the evolutionary computation algorithm so that it can be used when the mathematical model is not available. In addition, the feedback error controller is introduced to compensate the feedforward controllers when there exist disturbances and modeling errors. The gain of feedback error controller is also obtained by the evolutionary computation algorithm. Through simulations, we verify the proposed control system can give a satisfactory performance.

• The Journal of the Acoustical Society of Korea
• /
• v.32 no.4
• /
• pp.317-328
• /
• 2013

In this paper, the optimization has been performed to design a multi-layer structure that is used as a structure for noise reduction of acoustic sonar sensors in underwater vehicles. Two design goals are considered to reduce self-noise from own machineries and to enhance acoustic signals detected from outside. Both distinct and continuous design parameters have been used such as selection of material properties of each layer and thickness of each layer, respectively. The sensitivity of design parameters has been analyzed and the evolutionary algorithm has been implemented for design optimization. For design optimization process, each of the design goals and the two combined design goals have been considered to analyze the achievement of those design goals.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2013.05a
• /
• pp.757-759
• /
• 2013

Until just a few years ago, digital circuit design techniques in register transfer level using Verilog or VHDL have been recognized as the up-to-date way compared with the traditional schematic design, and truly they have been used as the most popular skill for most chip designs. However, with the advent of era in which the complexity of semiconductor chip counts over billion transistors with advanced manufacturing technology, designing in register transfer level became too complex to meet the requirements of the needs, so the design paradigm has to change so that both design and synthesis can be done in higher level of abstraction. Bluespec SystemVerilog (BSV) is the only HDL which enables both circuit design and generating synthesizable code in the system level developed so far. In this contribution, I survey and analyze the features which supports the new paradigm in the BSV HDL, not very familiar to industry yet.