• 전자공학회논문지CI
• /
• 제43권4호
• /
• pp.39-49
• /
• 2006

본 논문에서는 차세대 입출력 인터페이스인, PCI 익스프레스 컨트롤러의 기능 검증을 위해 효율적인 검증 환경을 제안하였다. 검증 환경은 벡터 생성 부분, 테스트 벤치, 그리고 두개의 메모리로 구성된다. 이러한 효율적인 검증 환경을 제대로 동작시키기 위한 명령어 세트를 정의하였다. 이 명령어는 어셈블리 구조를 가지며, PCI 익스프레스의 모든 프로토콜을 지원하며, 설계된 PCI 익스프레스 컨트롤러를 검증하기 위한 모든 시나리오를 제공하도록 정의되었다. 또한 본 논문에서는 랜덤 벡터 생성 부분, 시뮬레이션 부분, 그리고 비교 엔진으로 구성된 랜덤 검증 환경을 제안하였다. 본 랜덤 테스트 검증 환경에서 수행된 결과는 일반적인 기본 동작 검증과 설계 기반 검증에서 찾지 못한 특수 경우의 에러도 발견 할 수 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2015년도 추계학술발표대회
• /
• pp.1027-1030
• /
• 2015

하드웨어 디자인 설계에서 초기 단계의 설계 오류 발견은 개발 비용 감소 및 설계 시간 단축 측면에서 그 효과가 매우 크다. 이러한 초기 설계 오류 발견을 위한 대표적인 방법으로는 정형 검증(formal verification)이 있으며, Cadence SMV(Symbolic Model Verifier)는 정형 검증을 위해 Verilog HDL(Hardware Description Language)을 SMV로 자동 변환 해주는 장점이 있지만, 사건 기반 구조(event based structures)의 sensitivity list에 대한 지원을 하지 않는 한계가 있다. 이에 본 논문에서는 Cadence SMV에서 디지털회로(digital circuit) 중 하나인 조합 논리회로(combinational logic circuit)를 sensitivity list가 고려된 검증이 가능하도록 하는 방법을 제안한다. 신뢰성 있는 실험을 위해 본 논문에서는 제안하는 방법의 일반적인 규칙을 도출하였고, 도출된 규칙이 적용된 SMV 파일을 생성하는 자동화 프로그램을 구현하여 실험하였다. 실험결과 제안한 방법을 적용한 경우 기존 Cadence SMV가 발견하지 못한 설계상의 오류를 발견할 수 있었다.

• 융합신호처리학회논문지
• /
• 제12권2호
• /
• pp.145-149
• /
• 2011

최근 시스템의 규모가 커지고 복잡해지면서, 시스템 수준에서의 기능 검증방법론이 중요해지고 있다. 기능블록의 검증을 위해서는 주로 BFM(bus functional model)이 사용되며, 기능 검증에 대한 부담이 증가할수록 올바른 검증환경 구성의 중요성은 더욱 증가한다. SystemVerilog는 Verilog HDL의 확장으로 하드웨어 설계언어의 특징과 검증언어의 특징을 동시에 갖는다. 동일한 언어로 설계기술, 기능 시뮬레이션 그리고 검증을 진행할 수 있다는 것은 시스템개발에서 큰 이점을 갖는다. 본 논문에서는 SystemVerilog를 이용하여 AMBA 버스와 기능블록으로 구성된 DUT를 설계하고, 계층적 테스트벤치를 이용한 검증환경에서 DUT의 가능을 검증한다. 기능 블록은 Adaptive FIR 필터와 Booth's 곱셈기를 사용한다. 이를 통하여 검증환경이 DUT와 연결되는 인터페이스의 부분적인 변경을 통하여 다른 하드웨어의 기능을 검증하는데 재사용되는 이점을 가지고 있음을 확인한다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2001년도 추계학술발표논문집
• /
• pp.821-826
• /
• 2001

설계 단계부터 많은 경험을 필요로 하고, 설계된 회로의 분석이나 검증이 어려운 시퀀스 제어의 릴레이 회로를 EMFG로 변환하는데 있어 릴레이 회로의 특성을 정확하게 반영하기 위해 EMFG에 조건 아크를 도입하였으며 이에 따라 릴레이 회로의 EMFG 변환 규칙을 추가하였다. 또한 타이머 릴레이에 대한 EMFG 변환을 위해 시간 트랜지션을 사용하였다. 교통 신호등시스템을 이용한 응용 예를 통해 릴레이 회로를 EMFG로 변환하므로써 설계된 회로의 분석 및 해석이 용이해지고 설계오류에 대한 검증에 상당한 효과가 있음을 보인다.

• 선박안전
• /
• 통권24호
• /
• pp.90-105
• /
• 2008

본 연구는 기존에 사용하고 있는 설계도서 작성 및 도면승인을 위한 검증시스템에 대하여 불편한 점들을 수정하는 등 보완 및 개선을 수행하여 선박설계 정보에 대하여 자체적으로 검증할 수 있는 시스템을 개발하고, 이를 활용하여 설계도서 작성이나 도면승인 업무를 수행함에 있어 신속하고 정확할 수 있도록 하기 위함이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (B)
• /
• pp.448-450
• /
• 2004

소프트웨어 아키텍처는 소프트웨어 시스템 구축시 설계단계의 첫번째 부분으로 소프트웨어 개발시 중요시 되고 있다. 아키텍처 설계시는 비즈니스 목표나 품질 요구사항, 도메인의 특징과 개발 환경 등 여러 가지 사항을 고려해야하고 설계된 아키텍처를 검증할 수 있어야 한다. 그러나 성숙한 아키텍처가 아닌 경우 개발하고자 하는 시스템의 아키텍처 설계나 검증이 어렵다. 따라서 본 논문에서는 비즈니스 정보시스템에서 많이 사용되고 있는 아키텍처를 도출, 분류해보고, 품질 속성 만족 여부를 분석함으로써 비즈니스 정보 시스템 구축시 아키텍처들에게 아키텍처 참조 모델을 제공하고자 한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.187-190
• /
• 2004

시스템 설계가 시스템 요구 사항을 만족하지 않으면 시스템 구현 후 처음부터 다시 설계 및 구현을 해야 함으로 시스템 설계 단계에서 설계한 시스템이 요구 사항을 만족하는지 검증하는 것이 매우 중요하다. 일반적 시스템 요구 사항 중에는 시스템이 항상 막힘없이 작동 (live)해야 한다는 것과 시스템 자원의 총합이 한계값을 넘지 말아야 한다 (bounded)는 것이 있다. 본 논문에서는 이동물체 데이터베이스 시스템이 구조적으로 live하고 bounded 한지 검증하는 페트리 넷 방법을 소개한다.

• 한국추진공학회지
• /
• 제13권5호
• /
• pp.7-14
• /
• 2009

공기를 이용한 초음속 터빈 설계성능 검증방법을 해석적, 시험적으로 고찰하였다. 성능시험기 설계를 위한 터빈상사조건 및 노즐 면적비 관계를 도출하였으며 실형상 노즐을 적용한 터빈과의 성능비교를 전산유동해석 및 성능시험을 통해 수행하였다. 도출된 설계 상사조건을 이용하여 시험용 노즐 블록을 설계할 경우, 설계 성능을 정확히 예측됨을 전산 유동해석을 통해 확인하였으며 시험을 통해 검증하였다. 아울러 초음속 충동형 터빈의 설계성능 측정은 시험용 노즐 뿐 아니라 실형상 노즐을 통해서도 가능하며 이 경우 시험용 노즐의 상사 압력비와 속도비에서 설계 성능이 나타남을 확인할 수 있었다.

• 한국산학기술학회논문지
• /
• 제19권10호
• /
• pp.410-417
• /
• 2018

현대의 시스템은 지속적으로 대형화, 복잡화되어 왔기 때문에 시스템의 오류 발생 가능성이 커졌다. 시스템의 고장은 안전 사고를 발생시키고, 인명과 재산상의 막대한 피해를 줄 수 있다. 이러한 이유로 미 국방성과 IEC 등의 국제표준기구에서는 시스템의 안전성을 확보하기 위한 안전 관련 국제표준을 제정하였고, 시스템 설계와 안전 활동이 통합적으로 수행되어야 함을 권고하였다. 이에 따라 최근의 연구들은 모델기반 시스템 설계를 진행함과 동시에 모델을 활용하여 시스템의 안전성 검증을 수행하였다. 하지만 시스템 설계를 위한 모델과 안전성 분석 및 검증을 위한 고장모델을 서로 다른 모델링 언어를 기반으로 생성하였기 때문에 시스템 설계와 안전 활동이 통합적으로 수행되지 못하였다. 또한, UML 또는 SysML 기반으로 고장모델을 활용하여 안전 요구사항을 도출한 연구들은 안전 분석 및 검증에 고장모델이 제한적으로 활용되었다. 이와 같은 문제점을 해결하기 위해서 기존의 고장모델 활용법을 확장 시킬 필요가 있다. 우선 시스템 설계와 안전성 검증 활동을 통합적으로 수행할 수 있는 개선된 SysML 기반의 고장모델을 생성해야 한다. 다음으로 이 고장모델을 활용하여 도출된 안전요구사항이 시스템 설계에 제대로 반영되었는지 검증할 수 있어야 한다. 따라서 본 논문에서는 개선된 SysML 기반 고장모델의 개념과 생성 절차를 제시하였고, 자동차 시스템에 대한 고장모델을 생성하였다. 또한, 자동차 시스템의 안전성을 검증하기 위해서 고장모델의 시뮬레이션을 수행하였다. 이를 통해서 개선된 SysML 기반 고장모델을 활용하여 시스템 설계와 안전성 검증 활동을 수행할 수 있음을 보였다.

• 한국정보통신학회논문지
• /
• 제25권2호
• /
• pp.259-266
• /
• 2021

USB 버스는 편리하게 사용할 수 있고 빠르게 데이터를 전송하는 장점이 있어서, FPGA 개발보드와 PC 사이의 표준적인 인터페이스이다. 본 논문에서는 Cypress FX3 USB 3 브릿지 칩에 대한 slave FIFO 인터페이스를 사용하여 FPGA 검증 시스템을 구현하였다. slave FIFO 인터페이스 모듈은 FIFO 구조의 호스트 인터페이스 모듈과 마스터 버스 제어기와 명령 해독기로 구성되며, FX3 브릿지 칩에 대한 스트리밍 데이터 통신과 사용자 설계 회로에 대한 메모리 맵 형태의 입출력 인터페이스를 지원한다. 설계 검증 시스템에는 Cypress FX3 칩과 Xilinx Artix FPGA (XC7A35T-1C5G3241) 칩으로 구성된 ZestSC3 보드가 사용되었다. C++ DLL 라이브러리와 비주얼 C# 언어를 사용하여 개발한 GUI 소프트웨어를 사용하여, 사용자 설계 회로에 대한 FPGA 검증 시스템이 다양한 클록 주파수 환경에서 올바로 동작함을 확인하였다. 설계한 FPGA 검증 시스템의 slave FIFO 인터페이스 회로는 모듈화 구조를 갖고 있어서 메모리맵 인터페이스를 갖는 다른 사용자 설계 회로에도 응용이 가능하다.