• Electronics and Telecommunications Trends
• /
• v.12 no.5 s.47
• /
• pp.62-72
• /
• 1997

상호연결망 인터페이스는 병렬 컴퓨터 시스템에서 노드 또는 프로세서를 상호연결망에 연결하는 다리 역할을 수행하는 정합 장치로서, 상호연결망으로 메시지를 송수신하는 기능을 수행한다. 본 논문에서는 상호연결망 인터페이스의 구조와 동작, 프로세서와의 인터페이스, 여러 종류의 상호 연결망 인터페이스에 대한 사례조사 결과, 상호연결망 인터페이스의 성능 및 설계 고려사항 등을 기술 한다. 상호연결망 인터페이스 설계의 초점은 상호연결망 인터페이스가 시스템의 병목지점이 되지 않도록 하는데 맞추어져야 하며, 이를 위하여 응용 분야를 충분히 고려하고 전송 대역폭을 극대화하고 지연 시간을 최소화하도록 구현되어야 한다. 또한, 오류 제어를 통하여 높은 전송 신뢰도를 제공하고, 효율적인 프로세서 인터페이스 및 프로그래밍 인터페이스를 제공해야 한다.

• Proceedings of the IEEK Conference
• /
• 1998.10a
• /
• pp.463-466
• /
• 1998

본 논문에서는 메시지 패싱 전송을 기반으로 하는 병렬 처리 시스템의 상호연결망 구조와 특성을 조사하고 비교한다. 특히, 상용 시장에서 널리 알려진 대표적인 병렬 처리 시스템의 상호연결망 특성과 ETRI에서 개발된 고속 병렬 컴퓨터(SPAX)의 계층 크로스바 상호 연결망(Xcent-Net) 특성을 상호 비교한다. 메시지 패싱 전송 기반의 상호연결망은 일반적으로 확장성이 우수하여 대규모 병렬 처리 시스템을 구축하는데 유리하다. Cray T3E 시스템, Intel ASCI TFLOPS 시스템, Tandem Himalaya S70000 시스템, IBM RS6000 SP2 시스템등은 메시지 패싱 상호연결망을 기반으로 수백개에서 수천개의 대규모 프로세서를 연결한 병렬 처리 시스템이다. ETRI SPAX 시스템은 Xcent-Net 메시지 패싱 상호연결망을 기반으로 최대 256개 프로세서를 연결한 고속 병렬 처리 시스템으로 우수한 확장성과 높은 성능을 제공한다. 본 논문에서는 상호연결망의 구조와 함께 라우팅 스위치 구조 및 특성을 중심으로 전송 지연시간, 그리고 노드당 전송 대역폭 특성을 비교한다.

• Journal of Korean Society of Archives and Records Management
• /
• v.17 no.4
• /
• pp.177-200
• /
• 2017

In a new technological environment such as big data and AI, LOD will link record information resources with various data from both inside and outside. At the heart of this connection is the interlinking technology, and interlinked LOD will realize the opening of record information as the highest level of open data. Given the ever-increasing amount of records, automation through interlinking algorithms is essential in building LODs. Therefore, this paper analyzed the structure of record information interlinking with the external data and characteristics of the record information to be considered when interconnecting. After collecting samples from the CAMS data of the National Archives, we constructed a record information's LOD. After that, we conducted a test bed that automatically interlinks the personal information of the record metadata with DBPedia. This confirms the automatic interlinking process and the performance and accuracy of the automation technology. Through the implications of the testbed, we have identified the considerations of the record information resources of the LOD interlinking process.

• Proceedings of the Korean Nuclear Society Conference
• /
• 1996.11b
• /
• pp.500-505
• /
• 1996

고온의 정상상태에서 조사된 후 재조직(restructuring)과 균열(cracking)이 일어난 핵연료 내에서 결정립 외부 공극의 을 결정할 수 있는 퍼콜레이션(Percolation) 모델을 개발하였다. 핵연료 펠렛은 다수의 작은 정육각형 결정립들로 구성된 큰 정육각형으로 모의한다. 핵연료봉은 형상과 열적 특성이 다른 네 개의 영역으로 구분하고 각 경계 위치를 임계온도로부터 계산한다. 공극의 상호연결분율은, 몬테카를로 방법으로써 싸이트(Site)의 채워짐 여부를 점검하고 Hoshen-Kopelman 방법으로써 자유 공간에 연결된 클러스터(Cluster)에 포함된 싸이트들의 수를 계산하여 채워진 싸이트의 총 개수에 대한 연결 싸이트들의 개수의 비로써 구한다. AECL-2230, CBX 핵연료봉 실험의 기체 방출분율 자료에 대하여, FASTGRASS 코드의 상호연결분율 함수를 영역별로 계산한 상호연결분율로 대치하여 계산한 결과와 비교하였다. 균열과 재조직은 핵분열 기체 방출에 상당히 영향을 미치는 것으로 나타났다. 이 모델의 주요 장점은 결정립계에서의 상호연결현상을 단순 상호연결분율보다 좀더 사실적으로 모의하며 결정립의 성장과 균열을 고려할 수 있다는 점이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.9
• /
• pp.25-32
• /
• 2009

Recently, research for Network-on-chip(NoC) is progressing. However, due to the increase of system complexity and demand on high performance, conventional copper-based electrical interconnect would be faced with the design limitation of performance, power, and bandwidth. As an alternative to these problems, combined use of Electrical Interconnects(EIs) and Optical Interconnects(OIs) has been introduced. In this paper we propose efficient routing optimization strategy and hybrid switch architecture, which use OIs for critical path and EIs for non-critical path. The proposed method shows up to 25% performance improvement and 38% power reduction.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.7
• /
• pp.1717-1729
• /
• 1998

본 논문에서는 상호 연결망을 단순화시킨 Batcher의 정렬망(sorter)을 설계하고 ATM 교환 시스템에서 그것의 응용에 대하여 살펴본다. 많은 ATM교환기에서 Batcherm이 정렬망을 사용함으로써 조정회로의 구조나 전달망 구조의 설계를 단순화 할 수 있다. 알고리즘 CONSTRUCT-BSS를 설계할 수 있게 하는 패리티 전략을 소개하였다. 내부 상호 연결을 단순화하기 위하여 N/2개의 짝수 패리티 key들을 정렬망(sorter)에서 직선으로 연결하였다. 결과적으로, 이 논문에서 제안된 상호 연결 방법은 Batcher 정렬망의 내부 상호 연결을 단순화하였고 perfect-shuffle 상호 연결망과 비교하여 하드웨어 가격이나 속도 면에서 우위를 점한다. 또한, 여기서 제안한 정렬망은 전달 경로의 반이 직선으로 설계되므로 도안된 회로 보드나 VLSI 집의 레이아웃이 보다 단순화될 수 있다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.26 no.4
• /
• pp.389-405
• /
• 1999

본 논문에서는 상호 연결망의 노드를 행렬로 표현하고 행렬연산을 이용하여 에지를 정의한 새로운 상호 연결망으로 행렬-스타 그래프를 제안한다. 행렬-스타 그래프는 널리 알려진 스타 그래프를 일반화한 그래프이다. 먼저, 행렬-스타 그래프의 노드를 2 $\times$ n 행렬로 표현한 행렬-스타 그래프 MS2,n 에 대하여 주요 망 척도인 분지수, 연결도, 확장성, 대칭성, 리우팅 ,지름 방송등을 분석한다. 다음으로, 행렬-스타 그래프 MS2,n의 노드를 2차원과 3차원으로 일반화한 행렬-스타 그래크 MSk,n과 MS k,n,p를 정의하고 행렬-스타그래프 MSk,n,p 의 라우팅 알고리즘과 지름을 분석한다. 상호연결망의 중요 망 척도중 하나는 망 비용이고 상호연결망의 망 비용은 그 연결망의 분지수와 지름의 곱으로 정의된다. star 그래프는 다른 상호 연결망보다 작은 망 비용을 갖는다. 최근에 제안된 Macro-Star 그래픈 star 그래프에 비해 상대적으로 망 비용이 작은 값을 갖는 연결망이다. (n2)!개의 노드를 갖는 행렬-스타 그래프 MSk,k,k(k={{{{ `^{ 3} SQRT { n$^2$} }}}} )와 ((n-1)2 + 1)!개의 노드를 갖는 Macro-Star 그래프 MS(n-1, n-1)의 망 비용은 행렬-스타그래프 MSk,k,k(k={{{{ `^{ 3} SQRT { n$^2$} }}}})는 O(n2,7)이고, Macro-Star 그래프 MS(n-1 , n-1)은 O(n3) 이다. 이는 행렬-스타 그래프가 스타 그래프와 Macro-Star 그래프보다 망비용이 우수함을 의미한다.

• The KIPS Transactions:PartA
• /
• v.11A no.1
• /
• pp.49-56
• /
• 2004

The performance of the multiprocessor systems is limited by the several factors. The system performance is affected by the processor speed, memory delay, and interconnection network bandwidth/latency. By the evolution of semiconductor technology, off the shelf microprocessor speed breaks beyond GHz, and the processors can be scalable up to multiprocessor system by connecting through the interconnection networks. In this situation, the system performances are bound by the latencies and the bandwidth of the interconnection networks. SCI, Myrinet, and Gigabit Ethernet are widely adopted as a high-speed interconnection network links for the high performance cluster systems. Performance improvement of the interconnection network can be achieved by the bandwidth extension and the latency minimization. Speed up of the operation clock speed is a simple way to accomplish the bandwidth and latency betterment, while its physical distance makes the difficulties to attain the high frequency clock. Hence the system performance and scalability suffered from the interconnection network limitation. Duplicating the link of the interconnection network is one of the solutions to resolve the bottleneck of the scalable systems. Dual-ring SCI link structure is an example of the interconnection network improvement. In this paper, I propose a network topology and a transaction path algorism, which optimize the latency and the efficiency under the duplicated links. By the simulation results, the proposed structure shows 1.05 to 1.11 times better latency, and exhibits 1.42 to 2.1 times faster execution compared to the dual ring systems.

• Journal of KIISE:Computer Systems and Theory
• /
• v.36 no.5
• /
• pp.344-350
• /
• 2009

In this paper, we propose a new interconnection network, hierarchical odd network HON($C_d,C_d$), which used the odd network as basic modules. We investigate various topological properties of HON($C_d,C_d$), including connectivity, routing algorithm, diameter and broadcasting. We show that HON($C_d,C_d$) outperforms the three networks, i.e. the odd network, HCN(m,m), and HFN(m,m).

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.633-635
• /
• 2000

상호연결망을 기반으로 하는 공유메모리 다중처리기의 성능은 공유메모리 접근 속도에 많은 영향을 받는다. 선인출 기법은 프로세서의 계산과 데이터의 접근을 중첩시켜 메모리의 접근 속도를 줄인다. 기존의 선인출 기법들은 캐쉬미스 양을 줄이는 것만을 생각하여 상호연결망의 상황을 고려하지 않은 문제점이 있다. 본 논문에서는 응답이 늦은 선인출 이용하여 선인출 양을 조절함으로써 상호연결망의 경쟁을 줄이는 새로운 선인출 기법을 제안하고 프로그램 구동 모의실험을 통해 기존의 선인출 기법[1]에 비해 더 좋은 성능을 나타냄을 보인다.