Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Switch Architecture and Routing Optimization Strategy Using Optical Interconnects for Network-on-Chip

광학적 상호연결을 이용한 네트워크-온-칩에서의 스위치 구조와 라우팅 최적화 방법

  • Kwon, Soon-Tae (School of Information and Communication Engineering, Sungkyunkwan University) ;
  • Cho, Jun-Dong (School of Information and Communication Engineering, Sungkyunkwan University) ;
  • Han, Tae-Hee (School of Information and Communication Engineering, Sungkyunkwan University)
  • 권순태 (성균관대학교 정보통신공학부) ;
  • 조준동 (성균관대학교 정보통신공학부) ;
  • 한태희 (성균관대학교 정보통신공학부)
  • Published : 2009.09.25
Download PDF
⟨ Previous Next ⟩

Abstract

Recently, research for Network-on-chip(NoC) is progressing. However, due to the increase of system complexity and demand on high performance, conventional copper-based electrical interconnect would be faced with the design limitation of performance, power, and bandwidth. As an alternative to these problems, combined use of Electrical Interconnects(EIs) and Optical Interconnects(OIs) has been introduced. In this paper we propose efficient routing optimization strategy and hybrid switch architecture, which use OIs for critical path and EIs for non-critical path. The proposed method shows up to 25% performance improvement and 38% power reduction.

최근 네트워크-온-칩(Network-on-chip)에 대한 연구가 활발히 진행되고 있는 가운데 반도체 칩 복잡도 증가와 고성능에 대한 요구로 인해 기존 구리 기반의 상호연결(Copper-based interconnects)을 사용할 경우 성능, 전력, 대역폭 등에 대한 설계 한계에 곧 직면할 것으로 보인다. 이 문제에 대한 대안으로 전기적인 상호연결(Electrical Interconnects, EIs)과 광학적 상호연결(Optical Interconnects, OIs)을 상호 보완적으로 사용하는 방법이 제안되고 있다. 이러한 연구 방향의 일환으로, 본 논문에서 광학적 상호연결은 지연 시간을 감안하여 임계 경로에, 전기적인 상호연결은 비 임계 경로에 적용하며, 두 상호연결을 혼용하여 사용하기 위한 효율적인 하이브리드 스위치 구조와 라우팅 최적화 방법을 제안한다. 모의실험 결과 제안한 알고리즘과 구조를 적용할 경우 전기적인 상호연결만을 사용 할 경우보다 최대 25%의 속도 향상과 38%의 소비 전력 감소를 나타냈다.

Keywords

References

  1. L. Benini and G. D. Micheli, "Networks on chip: A new SOC paradigm," IEEE Computer, pp.70-71, January, 2002
  2. M. J Kobrinsky, B. A. Block, J-F. Zheng, B. C. Bamett, E. Mohammed, M. Reshotko, F. Robertson, S. List, I. Young, and K Cadien, "On-Chip Optical Interconnects," Intel Technology Journal, Vol.8, No. 2, pp.129-141, May 2004
  3. M. F. Chang, V. P. Roychowdhury, L. Zhang, H. Shin and Y. Qian, "RF lwireless interconnect for inter- and intra-chip communication," in Proceedings of the IEEE, Vol.89, No.4, pp.456-466, April 2001 https://doi.org/10.1109/5.920578
  4. Guoqing Chen and Hui Chen, "On-chip copper-Based vs. Optical Interconnects: Delay Uncertainty, Latency, Power, and Bandwidth Density Comparative Predictions," IEEE Interconnect Technology conference, pp.39-41, June 2006 https://doi.org/10.1109/IITC.2006.1648640
  5. A. Shacham, K Bergman, and L.P. Carloni, "On the Design of a Photonic Network-on-Chip," International Symposium on Networks-on-Chip, pp.53-64, May, 2007
  6. Q. Xu, B. Schmidt, S. Pradhan, and M. Lipson, "Micrometre-scale silicon electro-optic modulator," nature, Vol. 435, pp.325-327, May, 2005 https://doi.org/10.1038/nature03569
  7. S. V. A verine, Y. C. Chan, and Y. L. Lam, "Geometry Optimization of Interdigitated Schottky-Barrier Metal-Semiconductor-Metal Photodiode Structures," Solid-State Electronics, Vol. 45, No. 3, pp. 441-446, March 2001 https://doi.org/10.1016/S0038-1101(01)00017-X
  8. IEEE Std 1666TM-2005 Standard SystemC Language Reference Manual
  9. The International Technology Roadmap for Semiconductors, Semiconductor Industry Association, California, 2003