• Title/Summary/Keyword: 상위 제어기

Search Result 78, Processing Time 0.029 seconds

네트웍 기반 자기베어링용 전력 증폭기 설계

  • 진재호;박종권;경진호;노승국
    • Proceedings of the Korean Society of Precision Engineering Conference
    • /
    • 2003.10a
    • /
    • pp.115-115
    • /
    • 2003
  • 최근 회전기계에 대한 세계적인 기술추세를 볼 때 해를 거듭할수록 더욱 정밀해지고 고속화에 대한 요구가 한층 증대되고 있으며 이러한 측면에서 여러 분야에 우수한 장점을 지니고 있는 능동적 자기베어링의 회전축계 활용에 대한 연구가 활발히 진행되고 있다. 특히 프랑스를 중심으로 한 미국, 일본 등이 이에 대한 연구를 활발하게 수행하여 고속 공작기계 스핀들을 비롯한 고진공 펌프 및 각종 터어빈, 압축기 등에 실용화시키는 단계에 있다. 그러나 국내 관련기술에 대한 연구는 연구소, 학계를 중심으로 실험실적인 기초연구로서 부분적으로 수행하는 단계에 있으며 관련분야 활용을 위한 본격적인 연구는 수행되지 못하고 있는 실정이고 이를 실용화시키기 위한 일환으로 능동적 자기 베어링의 회전 축계를 구성하고 있는 요소기술 중 하나인 전력 증폭기의 개발이 이뤄져야 할 필요성이 있는데 본 논문에서는 네트웍 기반 전력 증폭기 개발을 시도하였다. 전력 증폭기는 크게 리니어 앰프와 스위칭 앰프로 구분된다. 리니어 앰프의 경우 회로가 간단하고 노이즈가 비교적 작다는 장점이 있지만 전력손실 및 발열이 크기 때문에 에너지 측면에서 저 효율이라는 점과 따로 방열판을 부착해야 한다는 단점을 가지고 있고, 스위칭 앰프의 경우 전력손실이 작은 반면, 회로가 비교적 복잡하고 노이즈의 발생 가능성이 높다는 단점이 있다. 본 논문에선 위 두 가지 방식을 혼합한 혼합형 전력 증폭기로 설계하였다. 또한 기존에 전력증폭기의 경우 상위 주제어기로부터 제어량을 아날로그 신호로 통신하기 때문에 발생할 수 있는 EMI 노이즈신호에 대한 대책을 세워야 하는데 본 연구를 통해 개발된 전력증폭기는 따로 보조제어기(TMS320LF2406A)를 두어 상위 주제어기에 전력증폭기의 상태값을 궤환할 수 있도록 명령 신호체계를 전체 시스템의 샘플링 시간을 고려하여 비교적 전송 속도가 빠른 CAN(Controller Area Network)으로 구축하여 주제어기와 전력 증폭기간에 양방향 통신이 가능하도록 하였다. 이로써 전력증폭기의 상태정보를 알 수 있다. 따라서 본 논문에서는 칩 설계기술의 발전으로 가격대 성능비가 우수한 DSP(TMS320LF2406A)를 이용하여 과거의 아날로그 방식의 명령신호체계를 디지털 신호체계로 바꿈으로써 네트웍을 통해 전력증폭기의 상태진단 가능성을 검증한다.

  • PDF

A 70/140 GHz Dual-Band Push-Push VCO Based on 0.18-㎛ SiGe BiCMOS Technology (0.18-㎛ SiGe BiCMOS 공정 기반 70/140 GHz 듀얼 밴드 전압 제어 발진기)

  • Kim, Kyung-Min;Kim, Nam-Hyung;Rieh, Jae-Sung
    • The Journal of Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.23 no.2
    • /
    • pp.207-212
    • /
    • 2012
  • In this work, a 70/140 GHz dual-band push-push voltage controlled oscillator(VCO) has been developed based on a 0.18-${\mu}m$ SiGe BiCMOS technology. The lower band and the upper band oscillation frequency varied from 67.9 GHz to 76.9 GHz and from 134.3 GHz to 154.5 GHz, respectively, with tuning voltage swept from 0.2 to 2 V. The calibrated maximum output power for each band was -0.55 dBm and -15.45 dBm. The VCO draws DC current of 18 mA from 4 V supply.

A Design of TC layer Controller for ATM-PON OLT (ATM-PON OLT TC 계층 처리기 설계)

  • 이석훈;채종억;유태환;김봉태;김재근;김대영
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.24 no.6B
    • /
    • pp.1059-1067
    • /
    • 1999
  • In this paper characteristics of ATM-PON is described and a TC layer controller for ATM-PON OLT is designed. This paper proposes an algorithm of economically controlling the grant information written by CPU to dynamically allocate the upstream bandwidth on the PON among the ONUs in a fair way and of encrypting the downstream data using a lower standard of encryption, termed data churning, which is used to distinguish it from existing transmission system scramblers and higher layer encryption methods. This paper also proposes a method of allocating churning-related message into the PLOAM cell in order to synchronously change the churning key between the OLT and the ONU.

  • PDF

Design and Implement of 50MHz 10 bits DAC based on double step Thermometer Code (50MHz 2단 온도계 디코더 방식을 사용한 10 bit DAC 설계)

  • Jung, Jun-Hee;Kim, Young-Sik
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.49 no.6
    • /
    • pp.18-24
    • /
    • 2012
  • This paper reports the test results of a 50MHz/s 10 bits DAC developed with $0.18{\mu}m$ CMOS process for the wireless sensor network application. The 10bits DAC, not likely a typical segmented type, has been designed as a current driving type with double step thermometer decoding architecture in which 10bits are divided into 6bits of MSB and 4bits of LSB. MSB 6bits are converted into 3 bits row thermal codes and 3 bits column thermal codes to control high current cells, and LSB 4 bits are also converted into thermal codes to control the lower current cells. The high and the lower current cells use the same cell size while a bias circuit has been designed to make the amount of lower unit current become 1/16 of high unit current. All thermal codes are synchronized with output latches to prevent glitches on the output signals. The test results show that the DAC consumes 4.3mA DC current with 3.3V DC supply for 2.2Vpp output at 50MHz clock. The linearity characteristics of DAC are the maximum SFDR of 62.02dB, maximum DNL of 0.37 LSB, and maximum INL of 0.67 LSB.

A Study on Encryption Module for Remote Terminal Security of Smart Water-Grid Network (스마트 워터그리드 네트워크의 원격 단말기 보안을 위한 암호화 모듈에 관한 연구)

  • Park, Seung-Hwan;Park, Hyung-Mo;Kim, Chang-Bok
    • Journal of Advanced Navigation Technology
    • /
    • v.17 no.6
    • /
    • pp.712-719
    • /
    • 2013
  • This paper studies the security module for the reliable transmission of the meter reading and the control data between the remote terminals and the upper server-side in smart water grid. The proposed security module was implemented to make it attachable to the remote terminal without security function. In particular, unlike the smart grid of electric field, the low power is considered due to the use of battery power in the smart water grid, and the ARIA-GCM-128 symmetric key method is adopted taking into the account that the damp and constrictive environments by the installed meter location in the underground occur a communication obstacle on building of the large-scale network system. The encryption module of this paper was devised to ensure the safety between the reading data on the terminal and the control data from the upper server, and secure the stability of the remote meter reading system by taking protection against an arbitrary alteration or modification.

A Study on a Tester System for the Next Generation Convergence Network (IP기반 차세대 통합네트워크를 위한 시험기 시스템 연구)

  • Lee, Kyou-Ho;Sung, Kil-Young
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.12 no.11
    • /
    • pp.1947-1953
    • /
    • 2008
  • This paper studies a system design of testifying next generation convergence network. Next generation convergence network includes such elements as not only various gateway systems interworking with conventional PSTN(Public Switched Telephone Network) but also various protocols communicating between gateway systems and softswitches or gateway controllers. Discussed are an effective system solution to verify functionalities and performance of protocols professing. From such discussion, the study identifies functional blocks and operational flows required for establishing a test system, and then with a basis of these proposes a system architecture. Finally this paper presents system design results and its implemented functional details.

A case study of Automated Energy Independence Island for Juk-do (죽도 무인자동화 에너지 자립섬 실증 사례)

  • Yang, Seok-hyun;Jung, Se-hyung;Yang, Dae-ki;Kim, Min-kook;Oh, Seong-Jin
    • Proceedings of the KIPE Conference
    • /
    • 2018.07a
    • /
    • pp.171-173
    • /
    • 2018
  • 섬이나 고립된 지역들은 디젤 발전기를 이용하여 전력 공급을 해왔다. 발전소와 송배전설비 증설에 대한 경제적 문제와 사회적 갈등이 심하기 때문이다. 최근 이러한 비용, 사회 그리고 환경 문제로 인해 에너지 자립섬에 대한 관심이 증가하고 있다. 에너지 자립섬이란, 태양광, 풍력 등 신재생에너지와 배터리를 이용해 필요한 에너지를 스스로 생산하고 사용하는 섬을 말한다. 따라서 디젤 발전기 화석연료 사용량과 유지보수 비용을 줄일 수 있다. 본 논문에서는 상위제어기에 해당하는 EMS(Energy Management System)를 이용해 디젤 발전기, 태양광 PCS(Power Conversion System)와 에너지저장장치(Energy Storage System: ESS)의 유기적인 운영으로 높은 에너지 자립률을 달성한 사례를 소개하고자 한다.

  • PDF

A practial design of direct digital frequency synthesizer with multi-ROM configuration (병렬 구조의 직접 디지털 주파수 합성기의 설계)

  • 이종선;김대용;유영갑
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.21 no.12
    • /
    • pp.3235-3245
    • /
    • 1996
  • A DDFS(Direct Digital Frequency Synthesizer) used in spread spectrum communication systems must need fast switching speed, high resolution(the step size of the synthesizer), small size and low power. The chip has been designed with four parallel sine look-up table to achieve four times throughput of a single DDFS. To achieve a high processing speed DDFS chip, a 24-bit pipelined CMOS technique has been applied to the phase accumulator design. To reduce the size of the ROM, each sine ROM of the DDFS is stored 0-.pi./2 sine wave data by taking advantage of the fact that only one quadrant of the sine needs to be stored, since the sine the sine has symmetric property. And the 8 bit of phase accumulator's output are used as ROM addresses, and the 2 MSBs control the quadrants to synthesis the sine wave. To compensate the spectrum purity ty phase truncation, the DDFS use a noise shaper that structure like a phase accumlator. The system input clock is divided clock, 1/2*clock, and 1/4*clock. and the system use a low frequency(1/4*clock) except MUX block, so reduce the power consumption. A 107MHz DDFS(Direct Digital Frequency Synthesizer) implemented using 0.8.mu.m CMOS gate array technologies is presented. The synthesizer covers a bandwidth from DC to 26.5MHz in steps of 1.48Hz with a switching speed of 0.5.mu.s and a turing latency of 55 clock cycles. The DDFS synthesizes 10 bit sine waveforms with a spectral purity of -65dBc. Power consumption is 276.5mW at 40MHz and 5V.

  • PDF

Modeling and Simulation of a Gas Turbine Engine for Control of Mechanical Propulsion Systems (기계식 추진 시스템 제어를 위한 가스터빈 엔진 모델링 및 시뮬레이션)

  • Back, Kyeongmi;Huh, Hwanil;Ki, Jayoung
    • Journal of the Korean Society of Propulsion Engineers
    • /
    • v.25 no.4
    • /
    • pp.43-52
    • /
    • 2021
  • In this study, performance modeling and simulation of a gas turbine engine, a constituent module, was performed for the integrated control of the CODOG structure, mechanical propulsion systems. The engine model used MATLAB/Simulink to facilitate integration with the host controller and other components, and was configured to enable input/output settings suitable for the system configuration and purpose. In general, engine manufacturers do not provide performance data for the engine and components. Therefore, as a modeling method for a gas turbine, a CMF method that obtains performance data by scaling the map of components was applied. Using the generated model and simulation program, steady-state and dynamic simulation analysis tests were performed, and reliability within 5% of the maximum error was secured for the final output of power.

The Implementation of the multi-channel real sound player for User Interactive Music Service (사용자 Interactive 음원 재생을 위한 다채널 실감 Audio 재생기 구현)

  • Jung, Jong-Jin;Lim, Tae-Beom;Lee, Seok-Pil
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2010.11a
    • /
    • pp.266-269
    • /
    • 2010
  • 급속한 정보 통신 기술의 발달로 인해 멀티미디어 재생 개발 기술들은 단순히 수동적으로 보고 듣는 재생 기술에서 벗어나 청취자 감성, 취향 등에 따라 보다 실감 있고 사용자가 능동적으로 재생할 수 있는 기술로 진화 하고 있다. 지금까지의 오디오 서비스는 음원 개발자 중심의 오디오 서비스, 즉 보컬 및 모든 악기가 믹스된 단일음원이기 때문에 사용자는 단순히 오디오 음원 개발자나 음반 제작사가 발매한 단일 음원을 일방적으로 수동적 청취할 수밖에 없다. 하지만 사용자 능동형 오디오 서비스에서는 사용자가 능동적으로 자신이 원하는 음악적 취향에 따라 능동적으로 각각의 객체 기반의 독립 음원을 선택, 감성에 따른 음원 효과 추가, 최적의 음원 청취 위치(Sweet Spot) 변경, 음원 및 스피커 재생 공간 및 위치 변경 재생 등을 할 수가 있다. 본 논문에서는 디지털 음원들을 입력받아 임의의 필터링을 실행하고, 사용자 음원 보정 정보, 출력 유닛의 공간적, 음향적 특성을 상위제어기로부터 입력받아 전신호경로 상에 디지털 신호처리 하여 출력신호를 생성하는 DSP 시스템 플랫폼 및 알고리즘에 관하여 소개한다.

  • PDF