• Proceedings of the Membrane Society of Korea Conference
• /
• 1992.10a
• /
• pp.9-9
• /
• 1992

막 반응기(membrane reactor)는 365 nm 의 파장을 갖는 UV를 담체튜브 및 코팅막에 조사시켜 막 표면에서 유기물의 산화반응이 일어날수 있도록 고안하였으며 일차적으로 formic acid의 산화효율을 측정하였다. 코팅된 담체는 코팅하지 않은 담체에 비해 flux가 상당히 저하하는 반면에 formic acid의 산화효율은 이에 비례하여 증가하였다. 또한 본 실험의 결과로부터 수처리공정에서 문제시되는 난분해성 유기물질의 산화분해처리에 대한 광촉매 막의 응용성을 제시하고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.689-689
• /
• 2013

Atomic layer deposition (ALD)에 의한 알루미늄 산화 막(Al2O3)은 고효율 결정질 실리콘 태양전지를 위한 우수한 표면 패시베이션 특성을 제공한다. 알루미늄 산화막는 고정적인 음전하를 가지고 있기 때문에 p-형 실리콘 태양 전지 후면은 전계에 의한 우수한 패시베이션 효과를 형성한다. 그러나, ALD 방식으로 증착된 알루미늄 산화막은 매우 긴 공정 시간을 필요로 하기 때문에 기존의 실리콘 태양 전지 공정에 적용하기가 어렵다. 본 논문에서는 알루미늄 산화막 형성에서 공정 시간을 줄이기 위해 Plasma assisted atomic layer deposition (PA-ALD) 방식을 적용했다. PA-ALD 기술은 trimethylaluminum (TMA)과 O2를 사용하여 기판 표면에 알루미늄 산화막을 증착하는 것으로 ALD 방식과 유사하지만, O2 플라즈마를 사용함으로써 증착 속도를 향상시킬 수 있다. 이는 좋은 패시베이션 특성을 가지는 알루미늄 산화막을 실리콘 태양전지양산 공정에 적용할 수 있는 가능성을 제시한다. PA-ALD 방식에 의한 알루미늄 산화막의 패시베이션 특성을 최적화하기 위해서 증착 후 열처리 조건에 대한 연구도 수행하였다. 막증착률이 1.1${\AA}$/cycle인 Al2O3층의 두께 변화에 따른 특성을 최적화하기 위해 공정 온도를 $250^{\circ}C$ 고정하고, 열처리 온도와 시간을 가변하였으며 유효 반송자수명을 측정하여 알루미늄 산화막의 패시베이션 특성을 확인했다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.1
• /
• pp.99-102
• /
• 2002

Pinholes on the thermally grown oxide, which is called gate oxide, on silicon substrate under polysilicon layer are found and its mechanism is analyzed in this paper. The oxide under a polysilicon layer is broken during the plasma etching process of other polysilicon layer. Both polysilicon layers are separated with 0.8${\mu}{\textrm}{m}$ thick oxide deposited by CVD (Chemical Vapor Deposition). Since broken oxide points are found scattered around an arc occurrence point, it is assumed that an extremely high electric field generated near the arc occurrence point makes the gate oxide broken. 1'he arc occurrence point has been observed on the alignment key and is the mark of low yield. It is found that any arc occurrence can cause chips to fail by breaking the gate oxide, even if are occurrence points are found on scribeline.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.473-476
• /
• 1998

ULSI 소자에서 폴리사이드 구조를 사용하고 dual 게이트 산화막에 대한 공정 특성을 최적화 하는 2스텝 게이트 산화막의 형성 공정에 관한 연구를 하였다. 이러한 특성의 측정은 HP4145B 파라메터 분석기와 C-V meter 그리고 multi-frequency LcR meter를 사용하여 2스텝 산화막의 공정 방법과 cleaning에 따른 게이트 사화막의 공정 특성에 대한 연관 관계로 연구하였다. I-V 특성 면에서는 G$_{ox}$ 80.angs.의 경우 base 210.angs.의 경우에서는 dual 210.angs.의 특성이 base 210.angs.에 비하여 상대적으로 열화된 특성을 나타내었다. CCST 결과에서는 G$_{OX}$ 80.angs.과 210.angs.에서 dual 게이트 산화막의 cleaning 방법으로 piranha cl'n 과 SCl cl'n 방법에서 우수한 결과를 얻을 수 있었다. 또한 게이트 전압의 벼화량에 대한 결과에서는 dual 산화막의 경우 초기상태에서는 호울포획 현상이 나타나다가 이후에는 전자포획 현상이 나타나는 결과를 얻었다.

• Proceedings of the Korean Nuclear Society Conference
• /
• 1998.05b
• /
• pp.148-153
• /
• 1998

핵연료 피복관용 신합금을 개발하기 위한 기초연구로서 Zr-xNb계 합금과, Zr-0.8Sn-xNb계 합금을 각각 4종씩 선정하였다. 이들 합금을 판재시편으로 가공한 뒤 Autoclave를 이용하여 36$0^{\circ}C$에서 부식 시험을 실시하였다. 부식과정에서 생성되는 산화막의 미세구조를 관찰하기 위해 천이 전 영역에서 동일두께를 갖도록 부식시편을 준비하여 산화막/금속계면에 대해 SEM관찰을 실시하였다. 또한 석출물의 크기와 부식과의 관계를 조사하기 위하여 부식전의 시편에 대해 TEM관찰을 실시하였다. Zr-xNb 2원계 합금에서는 Nb함량이 적을수록 부식저항성이 증가하는 경향을 보이는데, 0.2Nb가 첨가된 합금이 가장 우수한 부식저항성을 보였다. Zr-0.8Sn-xNb 3원계에서도 천이 전 영역에서는 2원계 합금과 마찬가지로 Nb함량이 적을수록 부식저항성이 증가하나, 천이 후 영역에서는 이런 경향이 바뀌는 것이 관찰되었다. 이는 Sn이 첨가됨으로서 Nb가 부식에 미치는 영향이 달라지기 때문이라 생각된다. 산화막 관찰결과, 순수 Zr은 결정립계를 따라서 산화막이 급격히 성장하는 반면에, Zircaloy-4합금은 매우 균일한 산화막 계면을 유지한다. Zr-xNb계 합금과 Zr-0.8Sn-xNb계 합금에서도 내식성이 우수한 합금은 균일한 산화막/금속 계면을 유지하는 것이 관찰되었다.

• Korean Journal of Materials Research
• /
• v.7 no.9
• /
• pp.781-788
• /
• 1997

Cu/EMC 계면 접착력에 미치는 산화의 규명하기 위해 리드프레임의 저온 산화에 대하여 조사하였다. 이전의 보고와 달리, 저온에서도 Cu$_{2}$O위에 CuO산화물이 형성되어 Cu/Cu$_{2}$O(NiO)/Cu(NiO)/air의 산화층 구조를 나타내었다. Cu/EMC 계면 접착력은 산화가 진행됨에 따라 산화 초기에 급격히 증가하다 최대값에 이르고, 이후의 계속적인 산화로 감소하는 양상을 보였다. 접착력은 산화 온도나 리드프레임의 종류보다 산화막의 두께에 밀접한 상관 관계를 나타내었다. 최대 계면 접착력이 얻어지는 산화막의 두께는 리드프레임의 종류보다 산화막의 두께에 밀접한 상관 관계를 나타내었다. 최대 계면 접착력이 얻어지는 산화막의 두께는 리드프레임의 종류와 무관하게 대략 20nm 와 30nm 사이에 존재하였다. 산화 초기의 접착력 증가는 산화로 인한 EMC에 대한 젖음성의 증가와 기계적 고착 효과의 증가에 기인하였다. 리드프레임과 EMC의 파괴 표면에 대한 AES, XPS 분석으로 부터, 산화막의 두께가 얇을 때에는 Cu$_{2}$O//CuO의 계면 파괴 + EMC 자체 파괴가 복합적으로 발생함을 알 수 있었다. 반면에 과도한 산화로 낮을 접착력을 나타내는 시편은 Cu/Cu$_{2}$/O 계면의 파괴를 나타냈다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.06a
• /
• pp.76.2-76.2
• /
• 2010

질산 용액을 이용한 처리를 통해서 실리콘 웨이퍼 위에 누설 전류가 thermal oxidation 방법과 비슷한 수준의 얇은 실리콘 산화막을 형성할 수 있다. 이러한 처리 방법은 thermal oxidation에 비해서 낮은 온도에서 공정이 가능하다는 장점을 가진다. 이 때 질산 용액으로 68 wt% $HNO_3$을 쓰는데, 이 용액에만 넣었을 때에는 실리콘 산화막이 어느 정도 두께 이상은 성장하지 않는 단점이 있다. 그렇기 때문에 실리콘 웨이퍼를 68 wt% $HNO_3$에 넣기 전에 seed layer 산화막을 형성 시킨다. 본 연구에서는 p-type 웨이퍼를 phosphorus로 도핑해서 에미터를 형성 시킨 후에 seed layer를 형성 시키고 68 wt% $HNO_3$를 이용해서 에미터 위의 실리콘 산화막을 성장 시켰다. 이 때 보다 더 효과적인 seed layer를 형성 시키는 용액을 찾아서 실험하였다. 40 wt% $HNO_3$, $H_2SO_4-H_2O_2$, HCl-$H_2O_2$ 용액에 웨이퍼를 10분 동안 담그는 것을 통해서 seed layer를 형성하고, 이를 $121^{\circ}C$인 68 wt% $HNO_3$에 넣어서 실리콘 산화막을 성장시켰다. 이렇게 형성된 실리콘 산화막의 특성은 엘립소미터, I-V 측정 장치, QSSPC를 통해서 알아보았다.

• Korean Journal of Materials Research
• /
• v.2 no.1
• /
• pp.76-82
• /
• 1992

Deposition of $TEOS-O_3$ oxide film as inter-metal dielectric layer shows the substrate dependency according to the substrate material and pattern density and pitch size. To minimize substrate and Pattern dependency, TEOS-base and $SiH_4-base$ Plasma oxide were predeposited as underlying material on the substrate. The substrate dependency of $TEOS-O_3$ oxide film was more significant on TEOS-base plasma oxide than on $SiH_4-base$ plasma oxide. The dependency of $TEOS-O_3$ oxide film was remarkably reduced, or nearly eliminated, by $N_2$plasma treatment on TEOS-base plasma oxide, which appears to be caused by the O-Si-N structure, observed on the the surface of TEOS-base plasma oxide.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.176-176
• /
• 2012

본 연구는 GaN 기반의 전자소자의 표면 패시베이션 방법으로 열산화 공정을 이용한 알루미늄산화막 패시베이션 공정에 대하여 연구하였다. 결정질의 알루미늄산화물은 경도가 크고 화학적으로 안정적이기 때문에 외부 오염에 대한 소자 표면을 효과적으로 보호할 수 있으며, 열적안정성이 뛰어나 공정중 또는 공정 후의 고온 환경에서의 열 손상이 적은 장점을 가진다. 결정질 알루미늄산화막($Al_2O_3$)을 소자 표면에 형성하기 위해서 일반적으로 TMA (trimethlyaluminium)와 오존($O_3$)가스를 이용한 ALD 공정법이 사용되고 있으나 공정 비용이 비싸고 열산화막에 비해 전자 trapping이 많이 발생하여 전자이동도가 저하되는 단점이 있어, 본 연구에서는 열산화 공정을 이용하여 소자의 전기적 특성 저하를 발생시키지 않는 알루미늄산화막 패시베이션을 수행하였다. 실험에 사용된 기판은 AlGaN/GaN 이종접합 구조가 증착된 HEMT 제작용 기판을 사용하였으며 TLM 구조를 제작하여 소자의 채널 면저항 및 절연영역간 누설전류 특성을 확인하였다. TLM 구조가 제작된 샘플 위에 알루미늄을 100 ${\AA}$ 두께로 소자위에 증착하고 $O_2$ 분위기에서 약 $525{\sim}675^{\circ}C$ 온도로 3분간 열처리하여 알루미늄 산화막을 형성한 후 $950^{\circ}C$ 온도로 $N_2$ 분위기에서 30초간 안정화열처리 하여 안정한 알루미늄 산화막 패시베이션을 형성하였다. 알루미늄산화막 패시베이션 후 소자의 절연영역 사이의 누설전류는 패시베이션 전과 비슷한 크기를 나타냈고 패시베이션 후 채널의 면저항이 패시베이션 전에 비해 약 20% 감소한 것을 확인하였다. 또한 패시베이션된 소자와 패시베이션되지않은 소자에 대해 $900^{\circ}C$ 온도로 30초간 열처리한 결과 패시베이션 되지 않은 소자는 74%만큼 채널 면저항이 증가하였으며, 절연영역 누설전류가 다섯오더 크기로 증가한 반면 알루미늄산화막 패시베이션한 소자는 단지 13%의 채널 면저항의 증가를 나타내었고 절연영역 누설전류는 100배 감소한 값을 보여 알루미늄산화막 패시베이션이 소자의 열적 안정성을 향상시키는 것을 확인하였다.

• Journal of the Korean Vacuum Society
• /
• v.3 no.3
• /
• pp.322-330
• /
• 1994

다결정실리콘 위에 저압 화학 증착법으로 비정질 WSix를 증착시킨 후에 질소 분위기, 87$0^{\circ}C$ 온 도에서 2시간 동안 열처리를 실시하여 결정화를 이룩한 다음 표면의 산화막을 희석된 불산용액으로 제 거한 후 산화를 실시하면 이상산화막이 형성이 되었다. 이와 같은 이상산화막 형성은 산화 공정전에 P 또는 As 이온 주입을 실시함으로써 억제되고 있었으며 P이온 주입 처리가 As 이온조입보다 이상산화 막 발생 억제에 보다 효율적임이 확인되었다. P이온 주입처리가 보다 효과적인 것은 산화시 산화막내에 형성되는 P2O5 가 산화막의 용융점을 크게 낮추어 양질의 산화막을 형성하는 데 기인하는 것으로 여겨 진다. 마지막으로 이온주입 처리에 의하여 비정질화된 텅스텐 실리사이드 표묘의 산화 기구에 대하여 제안하였다.