• Electrical & Electronic Materials
• /
• v.6 no.1
• /
• pp.55-62
• /
• 1993

수소 관련된 species를 포함하지 않고 자기제한특성으로 초박막 성장을 용이하게 제어할 수 있는 N$_{2}$O 가스 분위기에서 실리콘의 산화는 질화된 산화막의 재산화공정 보다 훨씬 간단한 공정이다. N$_{2}$O산화로 형성된 Si-SiO$_{2}$ 계면에서 nitrogen-rich층은 산화막 구조를 강화할 뿐만 아니라 게이트 유전체의 질을 개선하고 산화율을 감소시키는 산화제의 확산 장벽으로 작용한다. 초박막 oxynitride 게이트 유전체가 종래의 열산화 방법으로 제작되었고 oxynitride막의 특성이 AES와 I-V 특성 측정의 결과를 분석하여 연구하였다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.473-476
• /
• 1998

ULSI 소자에서 폴리사이드 구조를 사용하고 dual 게이트 산화막에 대한 공정 특성을 최적화 하는 2스텝 게이트 산화막의 형성 공정에 관한 연구를 하였다. 이러한 특성의 측정은 HP4145B 파라메터 분석기와 C-V meter 그리고 multi-frequency LcR meter를 사용하여 2스텝 산화막의 공정 방법과 cleaning에 따른 게이트 사화막의 공정 특성에 대한 연관 관계로 연구하였다. I-V 특성 면에서는 G$_{ox}$ 80.angs.의 경우 base 210.angs.의 경우에서는 dual 210.angs.의 특성이 base 210.angs.에 비하여 상대적으로 열화된 특성을 나타내었다. CCST 결과에서는 G$_{OX}$ 80.angs.과 210.angs.에서 dual 게이트 산화막의 cleaning 방법으로 piranha cl'n 과 SCl cl'n 방법에서 우수한 결과를 얻을 수 있었다. 또한 게이트 전압의 벼화량에 대한 결과에서는 dual 산화막의 경우 초기상태에서는 호울포획 현상이 나타나다가 이후에는 전자포획 현상이 나타나는 결과를 얻었다.

• Korean Journal of Materials Research
• /
• v.3 no.1
• /
• pp.7-11
• /
• 1993

Abstract Oxidation kinetics of silicon oxide films formed by rapid thermal oxidizing Si substrate in $N_2$O ambient studied. The data on $N_2$0 oxidation shows that the interfacial nitrogen-rich layers results in oxide growth in the parabolic regime by impeding oxidant diffusion to the Si$O_2$-Si interface even for ultrathin oxides. The activation energy of parablic rate constant, B, is about 1.5 eV, and the energy increses with oxide thickness.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.6 no.1
• /
• pp.99-102
• /
• 2002

Pinholes on the thermally grown oxide, which is called gate oxide, on silicon substrate under polysilicon layer are found and its mechanism is analyzed in this paper. The oxide under a polysilicon layer is broken during the plasma etching process of other polysilicon layer. Both polysilicon layers are separated with 0.8${\mu}{\textrm}{m}$ thick oxide deposited by CVD (Chemical Vapor Deposition). Since broken oxide points are found scattered around an arc occurrence point, it is assumed that an extremely high electric field generated near the arc occurrence point makes the gate oxide broken. 1'he arc occurrence point has been observed on the alignment key and is the mark of low yield. It is found that any arc occurrence can cause chips to fail by breaking the gate oxide, even if are occurrence points are found on scribeline.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.08a
• /
• pp.217-217
• /
• 2012

플라즈마 전해산화(Plasma Electrolytic Oxidation)는 수용액 중에서 Al, Mg, Ti 등의 금속표면에 산화막을 형성시키는 기술로서, 기존의 양극산화법과 유사한 장치에서 고전압을 가해 미세플라즈마 방전을 유도하여 치밀한 산화막을 형성하는 표면처리 기술이다. 본 연구에서는 6061 알루미늄 합금의 대면적 시편을 이용하여 PEO공정으로 산화막을 형성시켰다. 산화막의 조성 및 미세구조는 XRD와 SEM, EDS를 이용하여 분석하였다. 형성된 산화막은 회색에서 밝은 회색으로 시편 전면에 고르게 나타났다. 피막 성장인자를 정교하게 조절함으로써 강한 피막 접착력과 낮은 표면조도를 가지는 매끈한 표면을 얻을 수 있었고, 그에 따른 물성 변화를 분석하였다. 또한 시편의 크기에 관계없이 동일한 조건에서 동일한 물성이 나오는 것으로 분석되었다. 이를 통해 균질한 대면적 피막의 높은 신뢰성을 요구하는 다양한 산업분야에 적합한 표면처리 방법으로서 PEO공정이 활용될 수 있음을 확인하였다.

• Korean Journal of Materials Research
• /
• v.2 no.1
• /
• pp.76-82
• /
• 1992

Deposition of $TEOS-O_3$ oxide film as inter-metal dielectric layer shows the substrate dependency according to the substrate material and pattern density and pitch size. To minimize substrate and Pattern dependency, TEOS-base and $SiH_4-base$ Plasma oxide were predeposited as underlying material on the substrate. The substrate dependency of $TEOS-O_3$ oxide film was more significant on TEOS-base plasma oxide than on $SiH_4-base$ plasma oxide. The dependency of $TEOS-O_3$ oxide film was remarkably reduced, or nearly eliminated, by $N_2$plasma treatment on TEOS-base plasma oxide, which appears to be caused by the O-Si-N structure, observed on the the surface of TEOS-base plasma oxide.

• Electrical & Electronic Materials
• /
• v.4 no.2
• /
• pp.175-184
• /
• 1991

급속 열처리 방법으로 두께가 약 80.angs.C인 산화막을 성장시킨 후 950.angs.C와 1150.angs.C의 온도에서 15초-120초 동안 질화 및 재산화 공정을 수행하여 초 박막 구조의 질화 및 재산화된 질화 산화막을 성장하였다. 성장한 질화산 화막과 재 산화된 진화 산화막의 전기적 특성은 C-V, I-V, 전하 포획 및 TDDB 측정등을 통하여 분석하였다. 측정된 소자의 특성으로부터 질화 조건이 950.angs.C, 60초이고 재산화 조건이 1150.angs.C, 60초인 재산화된 질화 산화막은 전기적 스트레스 인가후에 전하 포획에 의한 평탄전압변화(.DELTA. $V_{fb}$ )와 계면 상태밀도( $D_{itm}$)의 증가가 산화막보다 적은 우수한 특성을 나타내는 것을 알 수 있었다.

• Electrical & Electronic Materials
• /
• v.5 no.4
• /
• pp.385-392
• /
• 1992

급속열산화방법으로 400-650.deg.C의 온도범위에서 10-600초 동안 n형 InP기판위에 InP자연산화막을 형성하고 산화막의 성장율, 성장기구와 화학적 구성성분 및 전기적 성질등을 조사하였다. InP자연산화막의 두께는 산화시간이 제곱근에 비례하였고 산화온도에 대하여 지수함수적으로 증가하였다. InP자연산화막은 320.deg.C의 온도에서 초기성장이 이루어지고 산소원자들이 InP내부로 확산되는 과정으로 형성되며 산화막 형성에 필요한 활성화에너지는 1.218eV이었다. InP 자연산화마그이 화학적성분은 In$_{2}$)$_{3}$, P$_{2}$O$_{5}$ 및 InPO$_{4}$의 산화물이 혼합하여 구성된다. Au/InP쇼트키다이오드와 InP자연산화막을 게이트절연물로 사용한 MOS 다이오드의 전기적 특성은 다이오드방정식에 따르는 전류-전압특성을 보였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.11a
• /
• pp.339-339
• /
• 2015

타이타늄을 2단계로 양극산화하여 색을 유지하며 표면에 튜브형태를 갖는 산화막을 제조하였다. 타이타늄을 양극산화 시, 전해질 농도, 양극산화 전압, 시간 등에 따라 다양한 색을 띄게 되는데, 기름기 등의 오염물질로 인한 색 변화, 내 지문성 등의 문제가 유발된다. 이에 타이타늄을 양극산화하여 나노튜브를 성장시킨 후, 기존 산화막 제조와 같은 조건으로 다시 양극산화하였다. 그 결과 기존 barrier 형태의 산화막 색이 구현되면서, 표면의 돌기형태에 따른 접촉각이 변화하게 되었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2007.11a
• /
• pp.177-179
• /
• 2007

지르코늄 합금 피복관을 고온-고압 수증기 분위기에서 산화시켰으며 이에 따른 결과를 도출하였다. 수증기 압력이 증가함에 따라서 산화량은 증가하였고, 산화막 두께 또한 두꺼워졌다. 산화된 시편의 산화막을 광학현미경과 주사전자현미경으로 관찰하였다. 대기압하에서 산화된 시편은 균일한 산화막을 갖는 반면 고압 수증기하에서 산화된 시편은 많은 균일이 관찰되었다.