

급속 열처리 방법으로 성장한 재 산화된 질화 산화막의 전기적 특성 향상

Improved Electrical Properties of Reoxidized Nitrided Oxide Film Grown by Rapid Thermal Processing

양광선*, 손문희*, 박훈수*, 김봉열*

(Kwang-Sun Yang · Moon-Hoi Son · Hoon-Soo Park · Bong-Ryul Kim)

요 약

급속 열처리 방법(Rapid Thermal Processing : RTP)으로 두께가 약 80Å인 산화막을 성장시킨 후 950°C와 1150°C의 온도에서 15초~120초 동안 질화 및 재산화 공정을 수행하여 초 박막 구조의 질화 및 재산화된 질화 산화막을 성장하였다. 성장한 질화산화막과 재산화된 질화 산화막의 전기적 특성은 C-V, I-V, 전하 포획 및 TDDDB 측정등을 통하여 분석하였다. 측정된 소자의 특성으로부터 질화 조건이 950°C, 60초이고 재산화 조건이 1150°C, 60초인 재산화된 질화 산화막(RONO)은 전기적 스트레스 인가 후에 전하 포획에 의한 평탄전압변화(ΔV_{fb})와 계면 상태밀도(D_{itm})의 증가가 산화막보다 적은 우수한 특성을 나타내는 것을 알 수 있었다.

ABSTRACT

In this paper, ultrathin nitrided and reoxidized nitrided oxide films based on 80Å thick initial rapid thermal oxide were grown by rapid thermal processing in the temperature ranges of 950°C and 1150°C for 15~120 sec. The electrical characteristics of nitrided and reoxidized nitrided oxide films were investigated by C-V, I-V, charge trapping and TDDDB measurement methods.

From the results, the reoxidized nitrided oxide film that was nitrided at 950°C for 60 sec and subsequently reoxidized at 1150°C for 60 sec was shown to have improved characteristics over the oxide film of fewer electron traps and midgap interface state density after electrical stress.

* 연세대학교 전자공학과

1. 서 론

최근 DRAM, EEPROM등과 같은 기억소자의 집적도 향상으로 단위 소자의 크기가 급격히 축소되면서, 산화막 두께 역시 감소하였다. 그러나 산화막의 두께가 100Å이하로 감소하는 경우 고전계가 인가됨으로서 전기적 특성 및 신뢰성에 심각한 문제가 야기되고 있다.^{1~5)}

실제로 유전체의 전기적 특성을 유지하면서 두께를 얇게하는 것은 거의 물리적 한계에 도달해 있는 상태이므로 기존의 실리콘 산화막을 대치하는 새로운 유전체 개발이 요구되고 있다. 이러한 요구에 부응하여 기존의 furnace를 이용한 질화 산화막(Nitrided Oxide)에 대한 많은 연구가 진행되어 왔다. 그러나 furnace를 이용한 질화 산화막은 유전상수가 크고, 불순물 침투에 대한 저항력이 우수하다는 장점이 있으나, 고온에서 장시간 열처리하는 과정에서 수반되는 불순물 재분포 등의 문제점을 갖고 있기 때문에 최근에는 시간과 온도를 정확히 조절할 수 있고 매우 짧은 시간동안 높은 온도로 열처리 할 수 있는 급속 열처리 방법(Rapid Thermal Processing : RTP)에 의한 질화 산화막에 대한 연구가 진행되고 있다.^{6~9)}

그러나 질화 산화막은 질화 과정에서 유전체 내에 전자 트랩이 발생하는 문제점이 있기 때문에 전자 트랩 및 계면전하 생성의 감소를 위하여 NO박막을 재산화 시킨 재 산화된 질화 산화막(Reoxidized Nitrided Oxide : RONO)에 대한 연구가 많이 진행되고 있다.¹⁰⁾

따라서 본 논문에서는 RTP를 이용하여 질화 산화막 및 재 산화된 질화 산화막을 성장시키고 이를 이용한 MIS 캐패시터를 제작하여 C-V 특성 및 I-V특성 분석을 통하여 ULSI용 MOS-

FET와 E²PROM에 대한 적용 가능성을 검토하고자 한다.

2. 소자 제작 및 측정

본 실험에서는 비저항 이 20~25Ω · cm이고 결정방향이(100)인 P-형 5인치 웨이퍼를 사용하여, 표준세척 공정을 거친후 초기 산화막을 dry O₂분위기에서 1100°C, 30초 동안 성장시켰다. 이때 성장된 산화막의 두께는 약 80Å이었다. 이어서 NH₃분위기에서 950°C와 1150°C의 두 가지 온도에서 시간을 15~120초 동안 변화시키면서 질화 산화막(NO : Nitrided Oxide)을 성장한 후 dry O₂분위기에서 950°C와 1150°C의 각 온도에 대하여 15~120초 동안 재산화를 이행하여 재산화된 질화산화막(RONO : Reoxidized Nitrided Oxide)을 성장하였다. 전극은 LPCVD방법으로 625°C에서 다결정 실리콘을 4500Å증착후 925°C에서 25분간 POCl₃도핑을 하였다. 다결정 실리콘과 유전체 박막을 Lithography/Etching으로 패턴을 형성한 후, H₂/N₂분위기에서 30분간 열처리하여 캐패시터를 완성하였다. 제작한 캐패시터들의 면적은 $0.1 \times 10^{-2} \text{cm}^2$, $0.5 \times 10^{-2} \text{cm}^2$, $1.0 \times 10^{-2} \text{cm}^2$, $2.0 \times 10^{-2} \text{cm}^2$ 이다. 전체 공정 순서는 그림 1과 같다.




그림 1. 캐패시터 제작을 위한 공정 순서도
Fig. 1 Process flow chart for capacitor fabrication.

캐패시턴스 및 유전율의 변화를 관찰하기 위하여 고주파(1 MHz) C-V특성은 HP 4140B Pico Ammeter로 측정하였고, 전자 포획 및 계면 특성은 Keithley 590 C-V Analyzer와 595 Quasi-Static C-V Meter를 이용하여 측정하였다. 또한 I-V 특성은 HP 4145B Parameter Analyzer를 이용하여 측정하였다.

3. 실험결과 및 고찰

3.1. C-V 특성분석

1) 고주파 C-V특성

그림 2의(a)는 면적이 $0.5 \times 10^{-2} \text{cm}^2$ 인 각 유전체 박막의 고주파 C-V특성곡선을 나타낸다. 그림 2의 (a)로부터 질화온도가 높을수록 질화도가 증가하여 캐패시턴스 값이 증가하는 것을 알 수 있다. 이는 급속 질화로 인하여 질화산화막의 유전상수가 증가한 결과로 해석할 수 있으며 NO_L (950°C, 60초동안 질화)과 NO_H (1150°C, 60초동안 질화) 박막의 유전상수는 각각 4.15와 4.6으로 나타났다. 또한 NO박막들의 flat band 전압이 RTO 박막에 비하여 음의 전압쪽으로 이동한 것은 NO 박막들 내에서 고정전하 밀도가 RTO 박막보다 증가한 것을 의미한다.

그림 2의(b)로부터 NO_L 박막을 재산화한 RONO_L (1150°C, 60초동안 재산화) 박막의 경우 축적 캐패시턴스가 RTO 박막보다 적은 것을 알 수 있다. 이것은 재산화 과정에서 질화산화막 표면에 존재하던 질소가 감소되어 유전율이 감소하고, 재산화 과정에서 유전체 박막의 두께 증가를 형성하기 때문이다.





그림 2. 각 유전체 박막의 고주파 C-V 특성곡선

(a) RTO, NO_L 및 NO_H 박막
(b) RTO, NO_L 및 RONO_L 박막

Fig. 2. High frequency C-V curves of dielectric flims.

(a) RTO, NO_L and NO_H flim
(b) RTO, NO_L and RONO_L flim

2) 전하 포획 및 계면 특성 분석

그림 3은 면적이 $0.1 \times 10^{-2} \text{cm}^2$ 인 캐패시터에 기판전자 주입(substrate electron injection) 조

급속 열처리 방법으로 성장한 재 산화된 질화 산화막의 전기적 특성 향상

건으로 정전류 스트레스를 인가하기 전과 50 nA의 정 전류 스트레스를 2000초($0.1\text{C}/\text{cm}^2$)동안 인가한 후의 quasi-static C-V특성 곡선의 변화를 나타낸 것이다.




그림 3. $0.1\text{C}/\text{cm}^2$ 의 정전류 스트레스 인가전 · 후의 각 유전체 박막에 대한 Quasi-Static C-V 특성곡선

Fig. 3 Quasi-Static C-V of (a) RTO, (B) NO_x , and (c) RONO_x before and after constant current stress ($0.1\text{C}/\text{cm}^2$)

(a)로부터 전하를 주입한 후 RTO박막의 flat band전압은 -0.091V 로 음의 방향으로 이동하였으며 이것은 SiO_2/Si 계면에서 주로 donor-like 계면 상태들이 발생한 것으로 해석된다.⁷⁾ 이러한 계면상태들은 불포화 결합을 이루고 있는 Si들과 변형된 Si-O-Si 결합들에 의한 것이다. 그림 3의(b)로부터 전하를 주입하기 전과 주입한 후의 NO_x 박막의 변화된 C-V곡선을 나타낸 것으로 강반전(strong inversion)이 시작되는 부분에서의 씨그러짐(distortion)에 의해서 계면 상태의 수가 RTO 박막보다 더 많이 증가한 것을 알 수 있으며, 또한 RTO 박막과 반대로 전자의 포획 증가에 따른 flat band 전압이 양의 전압쪽으로 0.057V 이동하였다.

그림 3의(c)는 RONO_x 박막의 경우 전하를 주입한 후 ΔV_{fb} 와 ΔD_{itm} 이 각각 0.003V 와 $8.5 \times 10^{10}\text{cm}^{-2}\text{eV}^{-1}$ 로 NO 박막에 비하여 우수한 특성을 나타내고 있다. 이는 재산화 동안에 NO 박막 내에서 전자 트랩이 감소하고 $\text{Si}_x\text{O}_y\text{N}_z/\text{Si}$ 계면에서의 결정 결합이 감소하기 때문이며 표1에 RTO와 NO 박막 및 RONO 박막들의 ΔV_{fb} 와 ΔD_{itm} 을 종합하여 나타내었다.

이상과 같이 질화 산화막의 계면 특성 및 전하 포획 특성은 질화 및 재산화 조건에 따라 크게 의존함을 알 수 있다.

3-2 I-V특성 분석

1) F-N터널링 특성 분석

그림 4의(a)는 RTO, NO_x 및 RONO_x 박막의 I-V특성 곡선으로 질화 온도가 높을수록 누설전류가 증가하고 SiO_2/Si 계면의 결정 결합 증가로 항복 전압이 낮으며 질화 산화막을 재산화 하는 경우 I-V특성이 개선됨을 알 수 있다.




그림 4. 각 유전체 박막의 I-V 특성곡선
(a) RTO, NO_L 및 RONO_L 박막
(b) NO_L 과 NO_H 박막

Fig. 4. I-V characteristics of dielectric films.
(a) RTO, NO_L and RONO_L film
(b) NO_L and NO_H film

NO_L박막과 RONO_L박막의 전도 현상도 산화막과 같은 Fowler-Nordheim 터널링으로 근사화할 수 있으며 이러한 F-N터널링 전류식은 다음과 같이 주어진다.¹¹⁾

$$J_0 = \frac{q^3}{8\pi h\phi_B} E^2 \exp \left[-\frac{4(2m^*)^{1/2}\phi_B^{3/2}}{3(h/2\pi)qE} \right] \quad (1)$$

여기서, E는 인가된 전계, ϕ_B 는 에너지 장벽 높이, h는 Planck 상수, m*은 전자의 실효질량이다. 특히 NO_L박막의 경우 게이트 전압이 클 때 ($-9V$ 이상) I-V곡선의 기울기가 RTO박막과




그림 5. 각 유전체 박막의 Fowler-Nordheim 터널링 곡선
(a) RTO, NO_L 및 RONO_L 박막
(b) NO_L 과 NO_H 박막

Fig. 5. The Fowler-Nordheim tunneling curve of dielectric films.
(a) RTO, NO_L and RONO_L film
(b) NO_L and NO_H film

RONO_L박막의 I-V곡선의 기울기보다 감소하는 것을 볼 수 있다. 이러한 NO_L박막과 I-V곡선의 기울기 감소는 유전체 박막내의 터널링 하는 전자의 수가 감소되기 때문에 해석된다.

그림 4의(b)는 NO_L박막과 NO_H박막의 I-V곡선을 나타내는 것으로 게이트 전극쪽의 NO_H박막의 에너지 장벽이 NO_L박막의 에너지 장벽보다 더 낮은 것을 알 수 있으며, 내부에서 수소 농도가 증가되어 영구 절연파괴가 일어나는 전압도 더 낮아진 것을 알 수 있다.




그림 6. 각 유전체 박막의 임계 전계 분포

Fig. 6 The critical electric field distribution of dielectric films. (a)RTO (b)NO_L (c)NO_H (d)RONO_L

그림 5는 각 유전체 박막들의 $\ln(J/E^2)$ 대 $1/E$ 곡선의 기울기로 전자들이 주입되는 케이트 전극(poly-Si)과 유전체 박막사이의 에너지 장벽높이 ϕ_B 를 구한 결과 RTO와 NO_L, NO_H, 그리고 RONO_L박막은 각각 3.2eV, 2.998eV, 2.672 eV, 3.108eV로 나타났다.

계산된 에너지 장벽 높이 값으로부터 질화온도가 높을수록 에너지 장벽 높이가 더 많이 감소함을 알 수 있었고 재산화에 의하여 다시 에너지 장벽 높이가 증가되며 누설전류가 감소함을 알 수 있었다.

2) 임계 전계 특성 분석

케이트 전극에 음의 전압을 인가하고 터널링 전류가 $-1\mu A$ 흐를때를 임계전계로 정의하였을때 임계전계 분포는 그림 6과 같다.

그림 6의 (b)와 (c)로부터 NO 박막들의 임계전계가 RTO박막의 임계 전계보다 감소되는 것을 볼 수 있다. 질화 산화막들의 경우에 이러한 임계 전계의 감소는 질화에 의하여 개면의 전위장벽 높이가 낮아졌기 때문이며 950°C에서 질화한 경우보다 1150°C에서 질화한 경우 임계전계가 더 많이 감소되는 것으로 나타났다. 또한 질화산화막의 경우 임계전계의 분산 분포 특성

이 불량하게 나타났다.

그림 6의 (d)로 부터 NO_L 박막을 재산화한 RONO_L 박막의 경우 NO_L 박막에 비하여 임계 전계 특성이 개선됨을 알 수 있었다.

3) 전하 포획 특성 분석

그림 7은 각 유전체 박막들 내에서의 전하 포획 정도를 분석하기 위하여 게이트에 $\pm 20 \mu\text{A}$ 의 정 전류를 800 초 동안 인가한 후 $1\text{mA}/\text{cm}^2$ 의 정전류를 유지하기 위한 게이트 전압의 변화량을 나타낸 것이다.




그림 7. 3.2 C/cm^2 의 전자를 주입한 후 게이트 전압변화

- (a) NO 박막을 $950\frac{1}{2}^\circ\text{C}$ 에서 재산화 할 때
- (b) NO_L 박막을 $1150\frac{1}{2}^\circ\text{C}$ 에서 재산화 할 때

Fig. 7. Gate voltage shift after injecting electrons at 3.2 C/cm^2 .

- (a) As reoxidation is performed at $950\frac{1}{2}^\circ\text{C}$ for No film
- (b) As reoxidation is performed at $1150\frac{1}{2}^\circ\text{C}$ for NO_L film

이러한 전압의 변화량 ΔV_g^- 와 ΔV_g^+ 들로부터 전하의 포획 중심 x' 와 포획된 전하밀도 Q_d 를 다음 식들로부터 구할 수 있다.¹²⁾

$$x' = T_d \cdot \frac{\Delta V_g^+}{\Delta V_g^+ - \Delta V_g^-} \quad (2)$$

$$Q_d = \Delta V_g^+ \cdot \frac{e_d}{x'} \quad (3)$$

여기서 x' 는 게이트 전극으로부터의 거리이고, T_d 는 유전체 박막의 두께이다. RTO와 NO_L 및 RONO_L 등 세 가지 박막들에 대해서 구한 포획된 전하량은 각각 $3.033 \times 10^{11} \text{ cm}^{-2}$, $9.255 \times 10^{11} \text{ cm}^{-2}$, $1.83 \times 10^{10} \text{ cm}^{-2}$ 으로 나타났다.

그림 7의 (a)로 부터 NO 박막의 경우 전하를 게이트와 실리콘 기판으로부터 주입한 두 경우 모두에 대하여 게이트 전압의 이동이 산화막 보다 많이 큰 것을 알 수 있으며 이것은 질화의 영향으로 NO 박막 내의 전하 포획 밀도와 포획된 전하량이 산화막보다 많기 때문임을 알 수 있다.

또한 NO 박막을 재산화하는 경우 전하 포획에 의한 영향을 크게 줄일 수 있으나, 이는 재산화 온도 조건에 크게 영향을 받으며, 재산화 온도가 950°C 로 낮은 재산화에 의한 개선효과는 거의 없음을 알 수 있다. 따라서, NO 박막의 전자 포획 효과를 감소시키기 위해서는 재산화 공정 조건의 최적화가 중요하다.

그림 7의 (b)로부터 NO_L 박막을 1150°C 에서 재산화 할 경우 게이트와 실리콘 기판으로부터 전자를 주입한 후에 포획된 전하량의 감소로 게이트 전압의 증가가 산화막보다 적은 우수한 포획 특성을 나타내는 것을 알 수 있다. 특히 1150°C 에서 60초 동안 재산화한 경우 게이트와 실리콘 기판으로부터 전자를 주입한 각각의 경

우에 대하여 가장 적은 전자의 포획을 나타내는 것을 알 수 있다.




그림 8. 각 유전체 박막의 TDDDB 특성 곡선

- (a) 질화 조건이 다른 경우
- (b) NO_x 박마에 대하여 재산화 조건이 다른 경우

Fig. 8 Teh TDDDB characteristic curves of dielectric flims.

- (a) As nitridation condition is different
- (b) As reoxidation condition is different for NO_x flim

4) TDDDB특성 분석

질화 산화막과 재산화된 질화 산화막의 신뢰성을 분석하기 위하여 TDDDB(Time Dependent Dielectric Breakdown)특성을 측정하였다. 일반

적으로 유전체 박막 TDDDB특성은 다음 식으로 주어지는 항복 전하량(charge to breakdown : Q_{BD})의 크기로서 평가한다.

$$Q_{BD} = \int_0^{t_{BD}} J dt = J \cdot t_{BD} (\text{C}/\text{cm}^2) \quad \dots \dots \dots \quad (4)$$

여기서 t_{BD}는 정 전류를 인가한 상태에서 절연 파괴가 일어나는 시간이다. 각 캐퍼시터들의 케이트에 4mA/cm²의 정전류를 인가한 상태에서 절연 파괴가 일어나는 시간을 측정하였으며 그림 8의 (a)는 산화막을 950°C와 1150°C에서 질화한 경우 질화시간이 경과함에 따라서 측정된 Q_{BD}를 나타낸다.

그림 8의 (a)로부터 질화된 산화막의 Q_{BD}는 산화막보다 크게 감소하며 산화막이 암모니아 분위기에서 질화될 때 질화 시간에 따라 Q_{BD}가 감소하였다가 증가하여 최대치에 도달한 후 다시 선형적으로 감소하는 특성을 나타내었다. 또한 950cm²에서 질화시킨 경우 Q_{BD}의 값이 1150cm²에서 질화시킨 경우보다 더 큰 것을 알 수 있었다.

그림 8의 (b)는 재산화된 질화 산화막들의 Q_{BD}특성은 나타내고 있다. 재산화 온도가 950°C일 때는 Q_{BD}의 특성이 거의 개선되지 않는 것으로 나타났으며 1150°C에서 60초 동안 재산화한 경우 산화막보다 더 큰 Q_{BD}를 나타내는 것을 알 수 있다. 그러나 재산화 시간이 더 길어질 때는 다시 Q_{BD}가 감소하는 것으로 나타났다.

따라서, 신뢰성이 우수한 질화 산화막을 성장시키기 위해서는 재산화 조건이 중요한 영향을 미치며 실험 결과 재산화 온도가 950°C인 경우 Q_{BD}특성은 거의 변화가 없고, 1150°C에서 재산화 하는 경우는 재산화 시간이 100초 이상을 초과하는 경우 Q_{BD}특성이 오히려 불량해짐을

알 수 있으므로 최적 재산화 공정조건은 1150°C , 60초 인 것을 알 수 있었다.

4. 결 론

고주파 C-V특성 분석으로 부터 NO_L 과 NO_H 박막은 질화의 영향으로 캐패시턴스가 RTO박막보다 약 7.7~20% 정도 증가하였고 유전율이 4.15와 4.6으로 나타났으며 RONO박막은 재산화 과정 동안에 부가적인 두께 증가가 나타나 캐패시턴스가 NO박막보다 감소함을 알 수 있었다. 또한 NO 박막의 경우 질화 과정 동안에 내부의 고정 전하 밀도 증가로 flat band 전압이 RTO 박막보다 음의 전압 방향으로 이동하였다.

정 전류 스트레스를 인가한 후 quasi-static C-V 측정으로 ΔV_n 과 ΔD_{itm} 을 분석한 결과, NO 박막은 박막 내부와 계면에서 전자포획이 RTO박막보다 증가하는 것을 확인하였고 질화 정도가 클수록 ΔV 와 ΔD_{itm} 값이 더 크게 나타났다. 그러나 NO박막에 대하여 재산화를 진행함에 따라 ΔV 와 ΔD_{itm} 감소되었으며 특히 RONO_L박막의 경우 ΔV 와 ΔD_{itm} 이 RTO박막보다 적은 우수한 특성을 나타내는 것을 알 수 있었다.

전류 전도 특성을 분석하여 다음과 같은 결과를 얻었다. NO박막의 경우 질화 정도가 클수록 유전체 계면의 전자 트랩이 증가하고 F-N 터널링에 의한 누설전류가 증가하였다. 또한 박막 내에서 Si-N결합의 형성과 수소 농도의 증가에 따른 결합 증가로 영구 절연파괴 전압이 RTO 박막보다 낮게 나타났다. 그리고 RONO 박막의 I-V특성은 초기 NO박막의 질화 상태에 크게 영향을 받으며 전자 트랩을 줄이고 누설 전류를 감소시키기 위한 최적 재산화 온도는 1150°C 가 더 효과적인 것을 알 수 있었다.

임계 전계 특성과 정 전류를 유지하기 위한

케이트 전압 변화($\Delta |V_g|$)특성을 분석한 결과, 재산화된 질화 산화막이 질화 산화막보다 특성이 우수하였다.

성장한 유전체 박막의 장기적 신뢰성을 측정하기 위하여 정 전류 스트레스하에서 케이트로 부터 전자를 주입하여 TDDB특성을 분석한 결과, NO박막은 질화정도가 클수록 파괴 전하량 (Q_{BD})이 매우 감소하며, RONO박막의 경우에는 재산화 온도가 낮을 경우에는 Q_{BD} 특성이 거의 개선되지 않았으며 재산화 온도가 1150°C 일때 Q_{BD} 특성이 가장 우수하였다. 특히 RONO_L박막은 Q_{BD} 가 RTO박막보다 더 큰 우수한 특성을 나타내었다.

따라서 급속 열처리 방법으로 성장한 RONO_L박막은 축적 캐패시턴스가 산화막보다 증가하지 않지만 100\AA 두께 이하에서도 고 전계 스트레스에 강한 내성을 나타내고 신뢰성이 우수한 것으로 나타나 ULSI급 MOSFET의 케이트 유전체, EEPROM의 터널링 유전체등으로 사용될 경우 소자 수명을 크게 연장할 수 있으리라 판단된다.

* 본 연구는 1989년 연세대학교 학술연구지원비 지원에 의하여 수행된 것임.

참 고 문 헌

- 1) T. Ito, T.Nakamura, H. Ishikawa : *J.Electro-chem.Soc*, **129**, (9) 184~188(1982)
- 2) P. Pan : *J. Appl. Phys.*, **61**, (1), 284~293(1987)
- 3) T. Kaga, T. Hagiwara : *IEE Trans, Electron. Devices*, **35**(7)929~934,(1988)
- 4) S.K. Lai, D.W. Dong, A. Hartstein : *J. Electro-chem. Soc*, **129**, (9), 2042~2045(1982)

급속 열처리 방법으로 성장한 재 산화된 질화 산화막의 전기적 특성 향상

- 5) T. Kusaka, A. Hiraiwa, K. Mukai : *J. Electro-chem. Soc.*, **135**, (1), 166~172(1988).
- 6) R. Koba, R.E. Tressler : *J. Electrochem. Soc.*, **35**, (1), 144~150(1988).
- 7) T. Hori, H. Iwasaki, Y. Nito, H. Esaki : *IEEE Trans. Electron Devices*, **34**, (11)2238~2245 (1989)
- 8) C. C Chang, A. Kamgar, D. Kahng : *IEEE Electron Device Letters*, **6**, (9)476~478(1985)
- 9) R.K. Watts : *Submicron Intergrated Circuits*, John Wiely Son, (1989)
- 10) T. Hori, H. Iwasaki : *IEEE Trans. Electron Devices*, **36**, (2), 340~350(1989)
- 11) M. Lenzlinger, E.H. Snow : *J.Appl.Phys.*, **40** (1)278~283(1969)
- 12) D.J. Dimaria : *J.Appl.Phys.*, **47**, (9). 4073~4077(1976)

(1991년 1월 21일 접수)