• 한국정보통신학회논문지
• /
• 제22권1호
• /
• pp.1-8
• /
• 2018

최근 합성곱 신경망은 컴퓨터 비전에 관련된 여러 분야에서 높은 성능을 보여 주고 있으나 합성곱 신경망이 요구하는 많은 연산양은 임베디드 환경에 도입되는 것을 어렵게 하고 있다. 이를 해결하기 위해 ASIC이나 FPGA를 통한 합성곱 신경망의 구현에 많은 관심이 모이고 있고, 이러한 구현을 위해서는 효율적인 고정 소수점 표현이 필요하다. 고정 소수점 표현은 ASIC이나 FPGA에서의 구현에 적합하나 합성곱 신경망의 성능이 저하될 수 있는 문제가 있다. 이 논문에서는 합성곱 계층과 배치(batch) 정규화 계층에 대해 고정 소수점 표현을 분리해서, ResNet-50 합성곱 신경망의 합성곱 계층을 표현하기 위해 필요한 비트 수를 16비트에서 10비트로 줄일 수 있게 하였다. 연산이 집중되는 합성곱 계층이 더 간단하게 표현되므로 합성곱 신경망 구현이 전체적으로 더 효율적으로 될 것이다.

• 한국정보통신학회논문지
• /
• 제6권2호
• /
• pp.288-293
• /
• 2002

이미지 데이터는 표현 방식에 따라서 비트맵과 벡터 방식으로 나누어진다. 비트맵 방식은 이미지 데이터를 픽셀이라는 2차원 맵으로 구성한 것이며, 벡터방식은 주어진 2차원 또는 3차원 공간에 선이나 형상을 그리기 위해 일련의 명령어나 수학적 표현으로 나타낸 것이다. 따라서 서로 다른 방식의 이미지를 제작 및 편집하고 자 하는 경우에는 각기 다근 응용프로그램을 사용해야 하는 문제점이 있다. 본 논문에서는 비트맵과 벡터 방식을 혼합하여 하나의 응용프로그램에서 이미지의 제작 및 편집이 가능한 이미지 편집 도구의 설계 및 구현 방법에 대하여 기술하였다.

• 창의정보문화연구
• /
• 제6권1호
• /
• pp.41-48
• /
• 2020

공간 데이터를 표현하고 처리하기 위해 사분트리 또는 이분트리 등의 계층형 자료 구조가 사용되고 있다. 이분 트리를 선형적으로 표현하기 위해 기존에 제안된 S-트리는 이진 영역 이미지 데이터를 선형적인 이진 비트열로 표현하여 저장 공간을 크게 압축할 수 있는 장점이 있으나, 이미지의 해상도가 높아질수록 이진 비트열의 길이가 길어져 저장 공간이 늘어나고 탐색 성능이 저하되는 문제점이 발생한다. 본 논문에서는 포화 이진 트리 구조를 갖는 여러 개의 분할 이분트리를 계층적으로 구성하고 각 분할 이분트리를 2개의 선형적 이진 비트열로 표현하여 이미지 탐색에 필요한 범위를 축소하는 한편 이진 비트열 경로를 직접 탐색하지 않고 간단한 숫자 변환을 통해 수행하도록 하여 전체적인 탐색 성능을 개선하였다. 최악의 시공간 복잡도 분석에 의한 성능 평가를 통해 제안 방법이 기존의 방법에 비해 우수한 검색 성능과 공간 효율성을 보이는 것으로 분석되었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제16권1호
• /
• pp.130-134
• /
• 2010

기존에 제안된 XML 레이블링 기법은 XML 문서 변경 시, 문서 내 노드들의 구조 관계를 정확하게 유지하기 위해 재레이블링을 수행하거나 한 노드의 레이블이 많은 정보를 표현할 수 있는 레이블링 기법을 사용한다. 하지만, 대용량 XML 문서 내에서의 재레이블링은 많은 비용이 요구되고, 많은 정보를 표현할 수 있는 레이블링 기법은 많은 저장 공간이 요구돼 질의 처리 성능이 저하되는 문제를 야기한다. 그래서 본 논문에서는 재레이블링을 피하고 질의 처리 성능을 향상시키기 위해 최적화된 저장 공간을 사용하는 비트-패턴 기반의 레이블링 기법을 제안한다. 제안하는 비트-패턴 기반의 레이블링 기법은 노드들의 구조관계를 하나의 비트열에 표현함으로써 기존에 제안된 레이블링 기법들에 비해 우수한 성능을 가진다.

• 창의정보문화연구
• /
• 제5권3호
• /
• pp.345-353
• /
• 2019

문자열 탐색을 위한 자료구조로 널리 사용되는 이진 트라이를 선형 이진 비트열로 표현하여 저장 공간 효율성을 높이기 위한 여러 연구들이 제안되었다. 한 개의 이진 트라이를 기반으로 생성된 이진 집약 트리기법은 입력 키 집합의 크기가 커지면 이진 비트열이 매우 길어지게 되어 키 탐색 시간이 크게 증가한다. 키 탐색 범위를 축소하고자 여러 개의 작은 크기의 이진 집약 트리를 계층적으로 표현한 계층적 집약 이진트리 기법이 제안되었으나 키 탐색 시 근본적으로 이진 비트열을 순차적으로 접근하여 처리하므로 탐색 범위에 포함되는 이진 비트열의 개수와 길이에 따라 검색 시간이 비례하여 증가한다. 본 논문에서는 포화이진 트라이로 표현된 여러 개의 이진 집약 트리를 계층적으로 구성하고, 키 탐색 범위에 해당하는 이진 비트열 경로를 간단한 숫자 변환을 통해 결정할 수 있도록 하여 검색 성능을 높였다. 최악의 시·공간 복잡도 계산을 이용한 성능 평가를 통해 검색 및 키 삽입 또는 삭제에 대해 제안 방법이 가장 높은 성능을 보여 주었다. 공간 사용량은 제안 방법이 기존의 방법에 비해 약 67%~68%의 공간만을 필요로 하여 가장 우수한 공간 효율성을 보이는 것으로 분석되었다.

• 대한전자공학회논문지TC
• /
• 제43권7호
• /
• pp.115-121
• /
• 2006

곱셈기의 효율성은 정규 기저(normal basis), 다항식 기저(polynomial basis), 쌍대 기저(dual basis), 여분 표현(redundant representation) 등과 같은 유한체 원소의 표현 방법에 주로 의존한다. 특히 여분 표현에서의 제곱 및 모듈로 감산(modular reduction)은 단순한 방법에 의해 효율적으로 수행될 수 있기 때문에, 여분 표현은 흥미로운 유한체 표현 방법이다. 본 논문은 여분 표현을 사용한 기약인 all-one 다항식에 의해 정의된 GF(Zm)에서의 효율적인 비트-병렬 곱셈기를 제안한다. 또한 제안된 비트-병렬 곱셈기의 효율성을 향상시키기 위해, Karatsuba에 의해 제안된 잘 알려진 곱셈 방법을 변형한다. 결과로써, 제안된 곱셈기는 all-one 다항식을 사용한 기존의 알려진 곱셈기들과 비교해 적은 공간 복잡도(space complexity)를 가지는 반면에, 제안된 곱셈기의 시간 복잡도(time complexity)는 기존의 곱셈기와 유사하다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2008년도 제39차 동계학술발표논문집 16권2호
• /
• pp.189-192
• /
• 2009

게임에서 주인공 캐릭터나 MPC(Non Player Character)가 목적지까지의 경로를 찾는 것은 매우 중요하다. 또한 캐릭터가 이동 중 다양한 오브젝트와 벽을 만나면 이를 회피해야 하며 최단 경로로 이동해야 한다. 본 논문에서는 게임 맵에서 캐릭터의 길 찾기 방법으로 유전 알고리즘을 이용하는 방법을 제안하였다. 특히, 유전 알고리즘의 구성요소 중해 집합을 구성하는 염색체 인코딩 방법을 제안하였다. 본 논문에서 제안한 염색체의 인코딩은 캐릭터의 이동 방향을 비트 스트링으로 표현하였다. 캐릭터가 현재 위치에서 이동할 수 있는 방향은 8 방향이다. 따라서 하나의 방향을 표현하기 위해서는 3비트의 이진스트링으로 나타낼 수 있다. 하나의 해를 나타내는 염색체는 3비트의 이진 스트링을 맵을 나타내는 그래프의 노드 수만큼 할당하여 구성할 수 있다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2004년도 춘계학술발표대회논문집
• /
• pp.679-683
• /
• 2004

흔히 애니메이션은 캐릭터의 표정이 얼굴에만 나타난다고 생각한다. 하지만 캐릭터의 몸도 얼굴만큼이나 풍부하게 감정을 표현할 수 있다. 이에 따라 본 논문에는 캐릭터 움직임에 따른 동작이 어떻게 변화되고, 생동감 있게 움직일 것인가에 대해 알아보고자 한다. 애니메이션의 기본 동작원리에는 스쿼시, 스트레치, 동작의 속도와 타이밍, 관성, 선행동작, 포물선 따라 움직이기, 인비트위닝 등 많은 것이 있다. 이들 기본동작들은 모두 애니메이션 성공에 크게 영향을 끼친다. 애니메이션에서 캐릭터의 연기는 보는 사람들로 하여금 필요한 동작을 통하여 어떤 표현을 전달할 수 있도록 올바른 타이밍을 가져야한다. 본 논문은 애니메이션 동작을 표현하기 위해 각각의 이미지들의 표현방법에서 감성위주의 느낌들을 어떻게 보여줘야 할 것인가에 대해 다양한 표현들로 나타내었다.

• 한국음향학회지
• /
• 제18권8호
• /
• pp.48-53
• /
• 1999

본 논문에서는 Sliding-DFT(sliding discrete Fourier transform : SDFT)를 순환구조로 구현할 때 복소수 계수를 유한한 비트로 근사 표현하여 생기는 오차영향을 해석적으로 구하는 방법을 제시하고 유도 과정을 기술하였다. 해석한 결과는 오차전력과 신호전력 비(noise-to-signal power ratio : NSR)의 식으로 얻었으며, DFT 대상신호가 평균이 ‘0’인 가우스 백색신호(zero-mean white Gaussian signal)인 것으로 가정하였다. NSR 식은 복소수계수를 표현하는 비트 수와 DFT 구간길이에 대한 식으로 구하였다. 유도 과정은 SDFF 순환 식(recursive equation)으로 유도한 오차방정식(error dynamic equation)과 계수근 사오차의 공간적인 확률분포특성에 근거하였다. 해석적으로 유도한 NSR 결과를 시뮬레이션 실험을 통해 얻은 결과와 비교하여 타당성을 확인하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 가을 학술발표논문집 Vol.32 No.2 (2)
• /
• pp.58-60
• /
• 2005

대표적인 데이터마이닝 문제중의 하나인 연관규칙 탐사에는 지금까지 Apriori 기반의 많은 알고리즘들이 개발되어 왔다. 본 논문에서는 비트맵을 이용한 Apriori 알고리즘 구현방안을 제시한다. 우선, 핵심연산인 비트맵 논리곱(Bitmap AND)과 비트 카운팅(bit-counting)을 컴퓨터 CPU의 고급 기술을 이용해서 효과적으로 구현할 수 있음을 보인다. 또한, 트랜잭션 데이터를 비트맵으로 표현함으로써, 기존 Apriori와는 달리, 비트맵 논리곱 연산을 획기적으로 줄일 수 있는 방법을 제시한다. BAR의 이러한 구현기법을 통해, Apriori 기반의 최신 구현 방법에 비해, 성능이 최대 30배 정도 향상됨을 보인다.