• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11b
• /
• pp.802-804
• /
• 2005

지능 시스템에 사용되는 퍼지 데이터를 고속으로 처리하기 위한 퍼지 제어시스템의 중요한 문제점들 중의 하나는 퍼지 추론 및 비퍼지화 단계에서의 수행속도의 개선이다. 특히 후건부의 계산 및 비퍼지화 단계에서의 고속 연산이 더욱 중요하다. 따라서 본 논문에서는 퍼지 제어기의 속도향상을 위해 후건부 단계에서 [0,1]의 실수 연산을 하지 않고, 퍼지 소속함수의 값을 정수형 격자 (400×30)에 매핑시켜 고속의 정수 덧셈 연산만으로 수행할 수 있는 알고리듬을 제안한다.

• The KIPS Transactions:PartA
• /
• v.10A no.4
• /
• pp.347-356
• /
• 2003

The OCT algorithm needs efficient hardware architecture to compute inner product. The conventional methods have large hardware complexity. Because of this reason. a computation sharing multiplier was proposed for implementing inner product. However, the existing multiplier has inefficient hardware architecture in precomputer and select units. Therefore it degrades the performance of the multiplier. In this paper, we proposed a new efficient computation sharing multiplier and applied it to implementation of 1-D DCT processor. The comparison results show that the new multiplier is more efficient than an old one when hardware architectures and logic synthesis results were compared. The designed 1-D DCT processor by using the proposed multiplier is more high performance than typical design methods.

• Proceedings of the KIEE Conference
• /
• 2009.07a
• /
• pp.1879_1880
• /
• 2009

본 논문에서는 제어상황에 따라 Type-1 Fuzzy Logic Controller가 선택적으로 rule을 사용하도록 rule 선택 알고리즘을 제안 한다. 그리고 이를 통해 연산 효율성을 높이는 방법에 관해 논한다. Type-1 Fuzzy Logic Controller는 기존의 제어기에 비해 설계하기 쉽고 성능이 더 뛰어나다. 그러나 제어 변수가 많아질수록 rule의 개수가 늘어나 연산량이 증가하게 된다. 연산량이 많아지면 고성능의 컴퓨터에서는 실시간 연산에 문제가 없으나 산업용 micro controller에서는 실시간 연산을 구현하는데 한계가 발생한다. 본 논문에서는 Type-1 Fuzzy Logic System의 논리구조에 근거하여 Type-1 Fuzzy Logic Controller의 연산량을 감소시킬 수 있는 알고리즘을 제안한다. 제안한 알고리즘은 제어상황에 따라 필요한 rule들만 선택적으로 제어값 도출을 위한 연산에 관여하도록 한다. Matlab 시뮬레이션을 통해 제안한 알고리즘의 유용성과 연산량을 실험하였다. 실험대상은 2륜 이동로봇으로 하였고 step 응답과 전/후진 시 결과를 관찰하였다. 실험 결과 제안한 알고리즘이 기존의 Type-1 Fuzzy Logic Controller에 비해 제어상황에 따라 필요한 rule들만 선택적으로 사용하는 것을 확인하였다. 결과적으로 연산 효율성이 향상되었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.401-405
• /
• 2007

본 논문은 임베디드 시스템에서 효율적인 파일 연산을 위한 메타 데이터의 구조와 파일 연산 최적화 기법을 제안한다. 플래시 메모리는 비휘발성이며 크기가 작고 전력소모도 적으며 내구성이 높아 임베디드 시스템에 널리 사용되고 있다. 하지만 제자리 덮어쓰기 (update-in-place)가 불가능하고 메모리 셀에 대한 초기화 횟수가 제한되어 있으며 바이트 단위의 입출력이 불가능하다. 이러한 하드웨어적 특성 때문에 NAND 플래시 메모리 전용 파일 시스템으로 YAFFS(Yet Another Flash File System)가 개발 되었지만 비효율적인 파일연산 과정의 문제가 존재한다. 본 논문은 YAFFS의 파일 연산을 분석하여 이를 개선시켜 파일 연산 최적화 기법을 제시하고, YAFFS에 적용하여 성능 평가를 한다.

• Journal of Biomedical Engineering Research
• /
• v.22 no.1
• /
• pp.19-27
• /
• 2001

본 연구에서는 20대 남자 대학생 45명에게 반복 연산 스트레스를 유발시키기 위하여 세 단계의 난이도를 갖는 덧셈 연산을 수행하게 하였으며, 이때 각 피검자들로부터 이에 대한 생체 신호를 측정하였다. 측정된 생체 신호로부터 제시된 연산 스트레스에 대한 감성을 평가하기 위하여 7개의 생체 파라미터를 사용하였고, 비선형 특성을 갖는 연산 스트레스에 대한 감성을 평가하기 위하여 세 단계의 구조를 갖는 감성 평가 시스템을 구성하였다. 또한 감성평가 시스템의 성능을 비교하기 위하여 평가 시스템의 각 단계를 선형 판별 알고리즘인 Least Mean Square Algorithm을 이용한 경우와 비선형 판별 알고리즘인 Radial-Based Functional-link Net을 이용한 경우를 사용하였다. 각 감성 평가 시스템은 Cross Validation을 사용하여 성능을 비교하였으며, 전체 감성 평가 시스템에서의 연산 스트레스에 대한 감성 평가 정확도는 선형 알고리즘을 이용할 경우 63.02%, RBFLN을 이용한 경우는 83.07%를 얻었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.674-676
• /
• 2000

최근 들어 계산분자생물학 분야에서 문자열 알고리즘과 관련된 유전자 재배열 문제가 많은 관심을 끌고 있다. 특히 이러한 문제에는 전도(reversal)나 전치(transpositon)와 같은 재배열 연산들이 사용되고 있다. 전도와 전치 두 가지 연산을 모두 사용하는 정렬은 필요한 최소 연산 회수의 3배 이내의 연산 수행만으로 가능하다고 알려져 있다. 이 논문에서는 기존의 알고리즘을 분석하고 휴리스틱을 사용함으로써 실제 연산 수행 회수를 대폭 줄일수 있음을 보였다. 또한, 기존의 알고리즘보다 간단한 새로운 알고리즘을 제시하고, 이 알고리즘과 휴리스틱을 같이 사용하는 경우 수행 시간과 근사비(approximation ratio)에 있어서 매우 효과적임을 보였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2007.11a
• /
• pp.644-647
• /
• 2007

많은 수의 CPU를 사용해 오랜 시간 계산하는 초대형 연산의 경우, 일부 노드나 통신회선의 장애로 연산 실패를 종종 겪는데, 이를 위해 응용 수준의 무정지 연산 시스템의 구현이 중요하다. 본 논문에서는 비동기 알고리즘을 사용한 이전 시스템의 약점을 보완하여, 동기 알고리즘에도 적용가능한 새로운 응용수준의 무정지 연산 시스템을 제안하고 선형시스템의 해법에 적용하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.3-5
• /
• 1999

나눗셈 알고리즘은 다른 덧셈이나 곱셈 알고리즘에 비해 복잡하고, 수행 빈도수가 적다는 이유로 그동안 고속 나눗셈의 하드웨어 연구는 활발하지 않았다. 그러나 멀티미디어의 발전 및 고성능의 그래픽 랜더링을 위한 보다 빠른 부동소수점연산기(FPU)가 필요하게 되었으며, 이에 따라서 고속의 나눗셈 연산기의 필요성이 증가하게 되었다. 특히, 전체의 수행 시간 향상을 위해서라도 고속 나눗셈 연산기의 중용성은 더욱 부각되고 있다. 그러나 고속 나눗셈 연산기는 연산 속도와 크기라는 서로 상반되는 요소를 가지고 있다. 즉, 연산 속도가 빠르면 크기는 늘어나고, 크기를 줄이면 연산 속도는 늦어지게 된다. 본 논문은 높은 자릿수(Very-High Radix) 나눗셈 알고리즘에서 영역변환상수를 구하는 방법으로 연산이 아닌 검색테이블(Look-up Table)을 이용한다. 그리고 검색테이블의 크기를 줄이는 방법으로 영역변환상수의 범위 분석 및 캐리 저장형을 이용한 검색테이블 분할 방법을 이용하였다. 전체적으로는 영역변환상수를 구하는 연산주기가 필요없게 되므로 나눗셈 연산기의 영역 크기의 변화가 적으면서 연산 속도는 빨라졌음을 알 수 있다.

• The KIPS Transactions:PartA
• /
• v.12A no.5 s.95
• /
• pp.421-426
• /
• 2005

In a large scale parallel computation, some processor or communication link failure results in a waste of huge amount of CPU hours. However, MPI in its current specification gives the user no possibility to handle such a problem. In this paper, we propose an application-level fault tolerant linear system solver by using an MPMD-type asynchronous iteration, purely on the basis of the MPI standard without using any non-standard fault-tolerant MPI library.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.469-472
• /
• 2001

MPEC Audio Layer-III(MP3)알고리듬은 복호화기에 비해 부호화기가 월등히 많은 연산량을 가지고 있는 비대칭 구조를 가지고 있다. MP3 부호화기의 대부분의 연산량은 복잡한 초월함수 연산이 포함되는 심리음향모델과 반복 루프 과정을 수행하는 비선형 양자화와 비트 할당과정 이 차지한다. 본 논문에서는 MP3 부호화기의 실시간 구현을 위한 알고리듬 레벨의 최적화를 수행하였다. MP3 부호화기의 연산량을 줄이기 위해 심리음향모델을 간략화하고 반복 루프의 회수를 최소화할 수 있는 방법을 제안하였다. 프레임당 한 그래뉼의 심리음향모델 정보를 계산하여 한 프레임 내에서의 심리음향모델 정보를 추정함으로써 연산량을 45% 이상 감소시켰다. 또한 외부 반복 루프의 반복 회수를 줄이기 위하여 외부 반복 루프의 반복에 따른 스케일 팩터(Scale Factor) 및 양자화 스탭의 증가 패턴을 관찰하고 최적화된 스캐일 팩터 증가 방법을 제안하였다. 제안된 고속화 방법은 주관적 음질 평가를 통해 성능을 검증하였다.