• 제목/요약/키워드: 비동기식 회로

검색결과 98건 처리시간 0.027초

비동기식 회로 설계 기술 (Design Method for Asynchronous Circuit)

  • 오명훈;김영우;신치훈;김성남
    • 전자통신동향분석
    • /
    • 제24권6호
    • /
    • pp.110-120
    • /
    • 2009
  • 비동기식 회로는 전역 클록이 없이 모듈끼리의 핸드셰이크 프로토콜에 의해 데이터를 동기화하고, 전송하는 회로로 전역 클록에 기반한 동기식 회로에 비해 전역 클록으로 인한 문제점들, 예를 들면, 타이밍 종결 문제, 전력 소모 문제, 다중 클록 도메인 설계 문제 등에서 이점을 갖는다. 최근에는 이 두 가지 회로의 장점을 모아 서로 다른 클록에 기반한 비교적 작은 규모의 동기식 모듈을 기반으로 모듈끼리의 데이터 전송을 비동기식으로 수행하는 GALS 구조도 많이 연구되고 있다. 본 고에서는 이러한 비동기식 회로를 위한 설계 방식을 설명하기 위해 먼저, 비동기식 회로의 특성과 설계 동향, 설계 방식에 영향을 미치는 핸드셰이크 프로토콜 및 지연 모델을 소개한다. 그리고, 크게 세가지의 설계 방식을 간단한 예제를 통해 설명한다.

프로세스 중심방식에 기반한 비동기식 유한상태기의 자동생성을 통한 분산 비동기식 제어부의 유도 (Deriving a Distributed Asynchronous Control Unit through Automatic Derivation of Asynchronous Finite State Machines based on the Process-Oriented Method)

  • 김의석;이정근;이동익
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제28권7호
    • /
    • pp.356-371
    • /
    • 2001
  • 본 논문에서는 비동기식 상위수준합성기 제작의 일환으로 효율적인 비동기식 제어부의 자동생성에 관한 방법을 제안한다. 제안된 방법은 목적시스템의 사양으로써 주어진 제어데이터흐름그래프로부터 일련의 체계적인 변환과정을 통하여, 제어부를 구성할 제어회로들에 대응하는 계층적으로 분할된 비동기식 유한상태기들의 집합을 유도한다. 유도된 비동기식 유한상태기들은 현존하는 비동기식 제어회로 합성기를 통하여 해저드 없는 비동기식 제어회로들로 합성되며, 이들은 상호간에 4단계 핸드셰이킹에 기반한 신호교환을 통하여 동작하면서 전체 시스템을 제어하는 계층적으로 분할된 비동기식 제어부를 구성한다. 획득한 제어부는 계층.분산적이며, 면적, 성능 및 합성시간의 측면에서 기존방식을 통하여 생성한 제어부에 비해 우월하다.

  • PDF

비동기 회로기술 동향분석 (Trends of Asynchronous Circuit Design Technology)

  • 신지호;브룩크;오명훈;김학영
    • 전자통신동향분석
    • /
    • 제30권6호
    • /
    • pp.90-98
    • /
    • 2015
  • 본 논문에서는 비동기식 회로기술의 최근 동향을 분석하기 위해 관련 분야의 가장 저명한 학회인 비동기식 회로 및 시스템 학회(International Symposium on Asynchronous Circuits and Systems: ASYNC)에 투고된 논문과 기존의 동향분석 자료를 비교 분석하여 제시하고, 관련 업체의 상용화 사례를 통한 비동기식 회로 기술전망을 제시한다. 조사된 논문은 2011년부터 2015년까지 투고된 총 90편의 논문을 각 기준에 따라 분류하고, 연도별, 국가별, 기관별 동향을 분석함으로 최근 관련 기술의 연구동향을 통계화하여 제시하였다. 분석 결과 지난 최근 3년 내 Low Power 분야가 주목할 만한 성장세를 보였고, 상용화 사례로는 Intel의 비동기식 설계를 통한 네트워크 칩, IBM의 Brain inspired processor인 TrueNorth 프로세서 등이 주목할 만하다.

  • PDF

CDMA 시스템용 기저 대역 비동기식 동기 추적 회로의 성능 분석 (Performance Analysis of a Baseband Noncoherent Code Tracking Loop for DS-CDMA Systems)

  • 이경준;박형래;채수환
    • 한국전자파학회논문지
    • /
    • 제8권6호
    • /
    • pp.645-655
    • /
    • 1997
  • 본 논문에서는 CDMA 시스댐에 적용하기 위해 기저 대역에서 설계된 비동기식 동기 추적 회로의 성능을 이론적으로 분석하고 컴퓨터 시뮬레이션을 통해 검증한다. AWGN 채널 환경에서 지터 분산을 펼스 성형 필터, 타이밍 오프셋, 신호 대 잡음 비, 루우프 필터 계수의 함수로 이론적으로 유도하고 2차 동기 추적 회로를 중심으로 루우프 필터의 설계에 판해 고찰한다. 끝으로, 설계된 동기 추적 회로를 ETRI에서 IMT-2000을 위해 설계한 동기식 CDMA 시스템의 역방향 링크에 적용하여 AWGN과 레일라이 페이딩 환경에서의 성능을 시율레이션을 통해 검증한다.

  • PDF

신호전이그래프에 기반한 비동기식 논리합성의 고유한 특성을 고려한 신호전이그래프의 자동생성 (Automatic STG Derivation with Consideration of Special Properties of STG-Based Asynchronous Logic Synthesis)

  • 김의석;이정근;이동익
    • 정보처리학회논문지A
    • /
    • 제9A권3호
    • /
    • pp.351-362
    • /
    • 2002
  • 신호전이그래프는 비동기식 유한상태기와 더불어 신호수준에서 비동기식 제어회로의 사양을 기술하기 위하여 사용되는 가장 대표적인 사양 기술언어이다. 그러나 신호전이그래프는 설계자에게 친숙한 사양기술언어가 아니며, 결과적으로 비동기식 시스템의 설계자가 목적시스템의 비동기식 제어부를 구성하는 수∼수십개의 비동기식 제어회로에 대한 신호전이그래프를 일일이 고안하고 기술하는 것은 매우 힘들고 시간소모적인 일이다. 본 논문에서는 최근에 제안된 프로세스 중심방식을 이용하여 신호전이그래프를 자동으로 생성하는 방법을 제안하고자 한다. 특히, 제안된 방법은 신호전이그래프의 자동생성 과정에서 신호전이그래프에 기반한 비동기식 논리합성의 고유한 특성들을 주의 깊게 고려하여 준다. 결과적으로 자동 생성된 신호전이그래프로부터 합성된 비동기식 제어회로는 면적, 합성시간, 성능, 구현성의 측면에서 매우 우수하다.

비동기식 회로의 신호 천이 감소 방법 (Signal Transition Reducing method of Asynchronous Circuits)

  • 이원철;이제훈;조경록
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2003년도 하계종합학술대회 논문집 II
    • /
    • pp.971-974
    • /
    • 2003
  • 본 논문은 DI(delay insensitive) 지연 모델을 적용한 비동기 회로의 데이터 전송시 발생되는 신호 천이의 수를 감소시키기 위한 새로운 데이터 인코딩 기법과 신호 천이 방법을 제시한다. DI 지연 모델을 적용한 비동기 시스템은 배선 지연에 관계없이 동작이 필요한 모듈에만 데이터와 핸드쉐이크를 위한 이벤트 신호를 전송하는 장점을 갖는다. 그러나 신호의 유효성과 동작 완료 검출을 위해 듀얼레일 데이터 인코딩이 필요하며 이는 비동기 회로의 크기를 증가시키고 이로 인해 전력 소비가 증가한다. 전력 소비를 감소시키기 위해 신호 천이의 수를 줄여야 하며, 본 논문에서는 제안한 신호 천이 기법을 적용하여 실험적으로 약 21%의 전력 소비 감소 결과를 얻었다.

  • PDF

HSDPA 모뎀용 동기추적회로의 설계 및 성능분석 (Design and Performance Analysis of Non-coherent Code Tracking Loops for HSDPA MODEM)

  • 양연실;박형래
    • 한국항행학회논문지
    • /
    • 제7권1호
    • /
    • pp.6-13
    • /
    • 2003
  • 본 논문에서는 3GPP HSDPA 모뎀용 비동기식 동기추적회로를 설계하고, 설계된 동기추적회로에 대하여 정상상태 지터 분산과 타이밍 에러의 과도응답 특성을 이론적으로 분석하였다. 우선 AWGN 환경에서의 지터 분산을 펄스성형 필터, 타이밍 오프셋, 신호 대 잡음비, 루프 대역폭에 대한 식으로 유도하였으며, 과도응답 특성 또한 이론적으로 해석하였다. 끝으로 설계된 동기추적회로의 성능을 컴퓨터 시뮬레이션을 통하여 확인하였다.

  • PDF

휴대용 MPEG 응용기기를 위한 비동기식 곱셈기 설계 (An Asynchronous Multiplier Design of Mobile MPEG Application)

  • 나윤석;김견수;홍유표;황인석
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (3)
    • /
    • pp.37-39
    • /
    • 2001
  • 본 논문은 여러 가지 데이터 압축 표준에서 채택하고 있는 이차원 이산 여현 변환과 그 역 변환 (DCT/IDCT)를 위한 효율적인 비동기식 행렬 벡터 곱셈기를 설계하였다. 본 논문에서 제안되어진 곱셈기는 일반적으로 DCT/IDCT의 입력 데이터가 대부분 zero입력이거나 또는 작은 비트수로 표현 가능하다는 점을 이용하여 저전력 고성능 동작을 구현할 수 있도록 설계하였다. 비동기식 설계 방식을 채택하여 Zero입력일 경우 곱셈과정을 생략하고, 정적 회로에 기초한 특정 계산 완료 인지 방식(Speculative Completion Sensing)와 비트 분할된 곱셈기를 이용하여 입력 비트 슬라이스에 대해 동적으로 회로의 계산부분을 활성화/비활성화를 동작을 할 수 있도록 설계되어졌다.

  • PDF

명령어 레벨의 비동기식 프로세서 소비 전력 모델 (Instruction-level Power Model for Asynchronous Processor)

  • 이제훈
    • 한국산학기술학회논문지
    • /
    • 제13권7호
    • /
    • pp.3152-3159
    • /
    • 2012
  • 본 논문은 비동기식 프로세서를 위한 새로운 명령어 레벨 소비 전력 모델을 제안한다. 최근까지 SoC에 내장되는 프로세서의 소비 전력을 예측하기 위한 다양한 소비 전력 모델들이 제안되었으나, 모두 동기식 프로세서들을 타겟으로 구현되었기 때문에 비동기식 프로세서에 적용할 경우 정확성이 떨어진다. 이러한 문제를 해결하기 위하여 비동기식 회로의 동작 특성을 반영한 새로운 비동기식 프로세서 소비 전력 모델을 제안하였다. 제안된 소비 전력 모델은 비동기식 8051 프로세서, A8051의 소비 전력 특성을 반영하여 구현되었고 게이트 레벨의 합성한 결과를 이용한 소비 전력 예측 결과와 비교하여 성능 평가를 수행하였다. 제안된 소비 전력 모델의 예측 결과는 게이트 레벨의 소비전력 측정 결과와 비교하여 90.7%의 정확도를 보였고, 1,900 배 이상 시뮬레이션 시간을 단축하였다.

DS-CDMA 시스템을 위한 비동기식 동기 추적 회로의 성능 비교 분석 (Analysis and Comparison of Noncoherent Code Tracking Loops for DS-CDMA Systems)

  • 이경준;박형래;채수환
    • 한국항행학회논문지
    • /
    • 제1권1호
    • /
    • pp.70-80
    • /
    • 1997
  • 본 논문에서는 CDMA 이동전파 환경에서 두 가지 비동기식 동기 추적 회로 즉, TCTL과 MCTL의 성능을 비교, 분석한다. 먼저, 두 가지 방식에 대해 안정 상태에서의 지터 분산을 펄스 성형 필터, 타이밍 오프셋, 신호 대 잡음 비 및 루우프 대역폭의 함수로 이론적으로 유도한다. 또한, 루우프 필터의 설계 방법에 대해 2차 동기 추적회로를 중심으로 고찰한다. 끝으로, 동기 추적 오차에 의한 BER 성능 저하를 ETRI 에 의해 IMT-2000용으로 설계된 CDMA 시스템의 역방향 링크에 대해 분석한다.

  • PDF