• Title/Summary/Keyword: 블록암호

Search Result 602, Processing Time 0.044 seconds

스트림 암호 기반 랜섬웨어에 대한 기술적 분석 동향

  • Lee, Yeong Ju
    • Review of KIISC
    • /
    • v.32 no.3
    • /
    • pp.49-56
    • /
    • 2022
  • 최근까지 랜섬웨어 공격은 끊임없이 발생하고 있으며 공격자의 암호기술에 대한 이해가 향상되면서 다양한 암호 알고리즘을 사용하여 피해자의 중요한 데이터를 암호화하고 있다. 블록 암호만을 사용하던 초창기 랜섬웨어와 달리 최근 몇 년 전부터 스트림 암호를 사용하여 데이터를 암호화하는 랜섬웨어가 계속해서 발견되고 있다. 따라서, 본 논문에서는 스트림 암호 기반 랜섬웨어의 동작과정, 암호화 과정을 기술적으로 분석하여 어떠한 형태로 악성행위를 수행하는 지 알아보고자 한다

ASIC Design of Rijndael Processor for Smart Card (스마트 카드용 Rijndael 암호 프로세서의 ASIC 설계)

  • 이윤경;이상우;김영세
    • Proceedings of the Korea Institutes of Information Security and Cryptology Conference
    • /
    • 2002.11a
    • /
    • pp.7-10
    • /
    • 2002
  • 정보화의 부작용이라 할 수 있는 보호되어야 할 자료의 유출이 심각해지면서 특정 사용자간에 데이터를 암호화해서 전송하고 다시 복호화 해서 데이터를 얻어야 할 필요성이 커지고 있다. 따라서 데이터의 고속 암호화 및 복호화 기술의 개발이 시급하다. 데이터의 암호화 및 복호화를 위해서는 비밀키 암호를 사용하는데 대표적인 비밀키 암호로 Rijndael(AES) 암호가 있다. Rijndael 암호는 기존의 블록암호와는 달리 비교적 적은 게이트 수를 사용하여 하드웨어로 구현할 수 있고, 키 관리와 암/복호 속도 측면에서 하드웨어 구현이 소프트웨어 구현보다 우수하기 때문에 코프로세서 형태로 구현하여 스마트카드, SIM카드, 모바일 시스템 등에 적용할 수 있다. 본 논문에서는 스마트 카드에 적합한 Rijdnael 암호 프로세서의 구현 방법에 관하여 기술하였다. 본 논문에서 제시한 방법으로 구현하여 Synopsys로 합성하여 18000 게이트 정도의 적은 게이트 수로 3㎓를 넘어서는 동작 주파수, 2.56 Gbps의 높은 암/복호율을 갖는 프로세서의 구현이 가능함을 확인할 수 있었다.

  • PDF

Design of NC Cipher Algorithm for Electronic Commerce Security (전자상거래 보안을 위한 NC 암호 알고리즘의 설계)

  • 서장원;전문석
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.10a
    • /
    • pp.614-616
    • /
    • 2000
  • 인터넷을 기반으로 하는 전자상거래는 가상 공간을 통해 이루어지므로, 시간과 장소에 구애받지 않는다는 장점이 있는 반면, 누구든지 접근이 용이한 개방형 네트워크의 특성에 따라 보안상의 문제점이 대두될 수 있다는 단점이 있다. 따라서, 안전하고 효율적인 전자상거래의 구현을 위해서는 전자상거래 상의 보안 문제를 해결하기 위한 장치가 필요한데, 이러한 장치 중에 하나가 견고한 암호 알고리즘의 구축이다. 본 논문에서 제안한 NC(Non- polynomial Complete) 블록 암호 알고리즘은 이러한 전자상거래 보안에 적합한 암호시스템으로서, 입.출력 키와 암호 키의 크기가 각각 128비트로 구성되며, 64비트의 서브키와 전체 16라운드로 전개됨으로써 기존의 블록 암호 알고리즘들의 한계를 극복할 수 있다. 또한, 암호화에 민감한 영향을 미치는 키 스케줄링 알고리즘을 보다 복잡하게 설계함으로써 계산 복잡도의 증가와 암호 키 발견 확률의 증가를 도모하였다.

  • PDF

A Study on the Design and Cryptanalysis of 80-bit Block Cipher Algorithm(80-DES) (80비트 블록 암호알고리즘(80-DES)의 설계 및 비도분석에 관한 연구)

  • Yoon, Yong-Jung;Kong, Hun-Taek;Nam, Kil-Hyun
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.5 no.1
    • /
    • pp.25-36
    • /
    • 1995
  • Differential Cryptanalysis(DC) and Linear Cryptanalysis(LC) are considered to be efficient attack methods which could be applied to DES and other DES-like private key Cryptosystems. This paper analyzes the DC and LC attack to DES and design a 80-bit block Cipher (80-DES) which could be strong against DC and LC Attack.

Symmetric Key Cryptographic Attack TrendUsing Grover's Algorithm (Grover 알고리즘을 사용한 대칭키 암호 공격 동향)

  • Kyung-Bae Jang;Yu-Jin Oh;Duk-Young Oh;Hwa-Jeong Seo
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2023.05a
    • /
    • pp.119-122
    • /
    • 2023
  • 양자 컴퓨터가 현대 암호 시스템의 보안성을 위협하고 있음에 따라, 최근 잠재적인 양자 공격들에 대한 분석 연구들이 다수 발표되고 있다. 공개키 암호인 RSA와 ECC의 경우, Shor 알고리즘에 의해 다항시간 내에 해결됨으로써 보안성이 완전히 붕괴되는 반면, 대칭키 암호는 Grover 알고리즘에 의해 보안 강도가 제곱근으로 감소하기 때문에 키 길이를 증가시킴으로써 기존 보안성을 복구할 수 있다. 이론적으로 Grover 알고리즘은 보안성을 훼손시키지만, 현실적인 공격 난이도가 매우 높음에 따라 대상 암호에 대한 양자 회로 최적화 구현이 중요하다. 이에 본 논문에서는 블록암호 RC5를 양자 회로 상에서 최적화하고 이를 기반으로 Grover 공격 비용을 추정한다. 마지막으로, 추정한 비용을 NIST의 양자 후 보안 강도 평가와 함께 비교함으로써 RC5에 대한 양자 암호 분석을 수행한다.

A High-speed Masking Method to protect ARIA against Side Channel Analysis (부채널 분석에 안전한 고속 ARIA 마스킹 기법)

  • Kim, Hee-Seok;Kim, Tae-Hyun;Ryoo, Jeong-Choon;Han, Dong-Guk;Hong, Seok-Hie
    • Journal of the Korea Institute of Information Security & Cryptology
    • /
    • v.18 no.3
    • /
    • pp.69-77
    • /
    • 2008
  • In the recent years, power attacks were widely investigated, and so various countermeasures have been proposed. In the case of block ciphers, masking methods that blind the intermediate results in the algorithm computations(encryption, decryption, and key-schedule) are well-known. Applications of masking methods are able to vary in different block ciphers, therefore suitable masking methods about each ciphers have been researched. Existed methods of ARIA have many revisions of mask value. And because existed masking methods pay no regard for key schedule, secret information can be exposed. In the case of ARIA, this problem is more serious than different block ciphers. Therefore we proposes an efficient masking scheme of ARIA including the key-schedule. Our method reduces time-complexity of ARIA encryption, and solve table-size problem of the general ARIA masking scheme from 256*8 byte to 256*6 byte.

SPN Block cipher SSB having same structure in encryption and decryption (암호와 복호가 동일한 SPN 블록 암호 SSB)

  • Cho, Gyeong-Yeon
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.15 no.4
    • /
    • pp.860-868
    • /
    • 2011
  • Feistel and SPN are the two main structures in a block cipher. Feistel is a symmetric structure which has the same structure in encryption and decryption, but SPN is not a symmetric structure. In this paper, we propose a SPN block cipher so called SSB which has a symmetric structure in encryption and decryption. The proposed SSB is composed of the even numbers of N rounds. Each round consists of a round key addition layer, a subsitution layer, a byte exchange layer and a diffusion layer. The subsitution layer of the odd round is inverse function of one of the even round. And the diffusion layer is a MDS involution matrix. The differential and linear attack probability of SSB is $2^{-306}$ which is same with AES. The proposed symmetric SPN block cipher SSB is believed to construct a safe and efficient cipher in Smart Card and RFID environments which is in limited hardware and software resources.

A Design of PRESENT Crypto-Processor Supporting ECB/CBC/OFB/CTR Modes of Operation and Key Lengths of 80/128-bit (ECB/CBC/OFB/CTR 운영모드와 80/128-비트 키 길이를 지원하는 PRESENT 암호 프로세서 설계)

  • Kim, Ki-Bbeum;Cho, Wook-Lae;Shin, Kyung-Wook
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.20 no.6
    • /
    • pp.1163-1170
    • /
    • 2016
  • A hardware implementation of ultra-lightweight block cipher algorithm PRESENT which was specified as a standard for lightweight cryptography ISO/IEC 29192-2 is described. The PRESENT crypto-processor supports two key lengths of 80 and 128 bits, as well as four modes of operation including ECB, CBC, OFB, and CTR. The PRESENT crypto-processor has on-the-fly key scheduler with master key register, and it can process consecutive blocks of plaintext/ciphertext without reloading master key. In order to achieve a lightweight implementation, the key scheduler was optimized to share circuits for key lengths of 80 bits and 128 bits. The round block was designed with a data-path of 64 bits, so that one round transformation for encryption/decryption is processed in a clock cycle. The PRESENT crypto-processor was verified using Virtex5 FPGA device. The crypto-processor that was synthesized using a $0.18{\mu}m$ CMOS cell library has 8,100 gate equivalents(GE), and the estimated throughput is about 908 Mbps with a maximum operating clock frequency of 454 MHz.

A Study on the Block Cryptosystem Design with Variable Byte Operation (바이트 가변 연산기능을 가진 블록 암호시스템 설계에 관한 연구)

  • Lee, Seon-Keun
    • Journal of the Korea Academia-Industrial cooperation Society
    • /
    • v.12 no.5
    • /
    • pp.2311-2316
    • /
    • 2011
  • With development of information communications and network environments security importance to the informations deepen as time goes. In this viewpoint, cryptosystem is developing but proportionally cracking and hacking technology is developing. Therefore in this paper we proposed and designed block cryptosystem with byte variable operation. Designed cryptosystem based on byte operation is safe than existed cryptosystem because it is not generate the fixed DC and LC characteristics. Additionally, proposed cryptosystem have high processing rate and authenticated operation. Therefore proposed cryptosystem is considered to many aid in the network fields.

A Study on Hardware Implementation of 128-bit LEA Encryption Block (128비트 LEA 암호화 블록 하드웨어 구현 연구)

  • Yoon, Gi Ha;Park, Seong Mo
    • Smart Media Journal
    • /
    • v.4 no.4
    • /
    • pp.39-46
    • /
    • 2015
  • This paper describes hardware implementation of the encryption block of the '128 bit block cipher LEA' among various lightweight encryption algorithms for IoT (Internet of Things) security. Round function blocks and key-schedule blocks are designed by parallel circuits for high throughput. The encryption blocks support secret-key of 128 bits, and are designed by FSM method and 24/n stage(n=1, 2, 3, 4, 8, 12) pipeline methods. The LEA-128 encryption blocks are modeled using Verilog-HDL and implemented on FPGA, and according to the synthesis results, minimum area and maximum throughput are provided.