• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.261-266
• /
• 2007

내장형 시스템에 보다 강력한 성능이 요구됨에 따라 내장형 마이크로 프로세서는 보다 깊은 파이프라인을 채택하고 있다. 따라서, 내장형 마이크로 프로세서는 보다 정확한 분기 예측기를 필요로 하고 있다. 이러한 상황에서 분기 예특기의 구조, 성능 및 전력 소모와 전체 시스템의 전력 소모 사이의 trade-off를 분석하는 것은 매우 중요하다. 내장형 환경에서 시스템의 전력 소모는 설계 시 매우 중요하게 고려되어야 한다. 특히 내장형 시스템의 요구사항은 동작할 응용 프로그램에 의하여 규정되고, 전력 소모도 응용프로그램의 구조와 강하게 연관되어 있다. 본 논문의 목표는 내장형 환경에서 성능-전력 공간에서 분기 예측기를 분석하는 기법을 제시하는 것에 있다. 이를 통하여, 분기 예측기 테이블의 성능-전력을 고려한 최적화된 크기를 찾을 수 있다. 이러한 목표는 수학적 모델링을 통한 정량적 예측의 수행 및 시뮬레이션 결과와의 비교를 통한 수학적 모델링의 검증의 과정을 통하여 이루어진다. 결과는 우리의 수학적 모델이 성능-전력 공간에서 분기 예측기 테이블의 최적화된 크기 결정의 해법을 제공하고 있음을 보여주고 있다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.9 no.7
• /
• pp.1497-1501
• /
• 2005

Branch instructions which make the sequential instruction flow changed cause pipeline stalls in microprocessor. The pipeline hazard due to branch instructions are the most serious problem that degrades the performance of microprocessors. Branch target buffer predicts whether a branch will be taken or not and supplies the address of the next instruction on the basis of that prediction. If the hanch target buffer predicts correctly, the instruction flow will not be stalled. This leads to the better performance of microprocessor. In this paper, the architecture of a ta8 memory that branch target buffer and TLB can share is presented. Because the two tag memories used for branch target buffer and TLB each is replaced by single combined tag memory, we can expect the smaller chip size and the faster prediction. This shared tag architecture is more advantageous for the microprocessors that uses more bits of address and exploits much more instruction level parallelism.

• Proceedings of the Korean Statistical Society Conference
• /
• 2005.05a
• /
• pp.129-134
• /
• 2005

설문조사방식인 기업경기조사는 간편하고 신속하게 경기를 파악할 수 있을 뿐만 아니라 전통적인 경제통계로는 포착하기 어려운 기업의 경제활동에 대한 평가와 전망을 지수화할 수 있다는 이점이 있다. 본고에서는 전국경제인연합회의 전망BSI를 이용하여 다음 분기 경제성장률을 예측하는 데 도움이 되는지 살펴보았다. 예측력 검정 결과 전망BSI는 1${\sim}$2분기 이후의 경제성장률과 높은 상관관계를 보이고 있으나 기간에 따라서는 오히려 예측오차를 크게 할 수도 있는 것으로 나타났다. 우리나라를 포함하여 각국에서 서베이 자료의 활용도가 점차 커지고 있는 만큼 조사방식 개선, 합성지수 개발 등 기업경기조사의 정확도 제고를 위해 많은 노력을 기울일 필요가 있다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.11B
• /
• pp.1939-1947
• /
• 2000

본 논문에서는 명령어의 효율적인 페치를 위해 분기 타겟 주소 전체를 사용하지 않고 캐쉬 메모리(cache memory) 내의 적은 비트 수로 인덱싱 하여 한 클럭 사이클 안에 최대 4개의 명령어를 다음 파이프라인으로 보내줄 수 있는 방법을 제시한다. 본 프리페치 유닛은 크게 나누어 3개의 영역으로 나눌 수 있는데, 분기에 관련하여 미리 부분적으로 명령어를 디코드 하는 프리디코드(predecode) 블록, 타겟 주소(NTA : Next Target Address) 테이블 영역을 추가시킨 명령어 캐쉬(instruction cache) 블록, 전체 유닛을 제어하고 가상 주소를 관리하는 프리페치(prefetch) 블록으로 나누어진다. 사용된 명령어들은 SPARC(Scalable Processor ARChitecture) V9에 기준 하였고 구현은 Verilog-HDL(Hardwave Description Language)을 사용하여 기능 수준으로 기술되고 검증되었다. 구현된 프리페치 유닛은 명령어 흐름에 분기가 존재하더라도 단일 사이클 안에 4개까지의 명령어들을 정확한 예측 하에 다음 파이프라인으로 보내줄 수 있다. 또한 NTA를 사용한 방법은 같은 수의 레지스터 비트를 사용하였을 때 BTB(Branch Target Buffer)를 사용하는 방법과 비교하여 2배정도 많은 개수의 분기 명령 주소를 저장할 수 있는 장점이 있다.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.48 no.3
• /
• pp.54-68
• /
• 2011

As the prediction accuracy of conditional branch instruction is increased highly, the importance of prediction accuracy for unconditional branch instruction is also increased accordingly. Except the case of RAS(Return Address Stack) overflow, the prediction accuracy of function return address should be 100% theoretically. However, there exist some possibilities of miss-predictions for RAS return addresses, when miss-speculative execution paths are invalidated, in case of modern speculative microprocessor environments. In this paper, we propose the RAS rename technique to prevent RAS pollution, results in the reduction of RAS miss-prediction. We divide a RAS stack into a soft-stack and a hard-stack and we handle the instructions for speculative execution in the soft-stack. When some overwrites happen in the soft-stack, we move the soft-stack data into the hard-stack. In addition, we propose an enhanced version of RAS rename scheme. In simulation results, our solution provide 1/90 reduction of miss-prediction of function return address, results in up to 6.85% IPC improvement, compared to normal RAS method. Furthermore, it reduce miss-prediction ratio as 1/9, compared to previous technique.

• The KIPS Transactions:PartA
• /
• v.19A no.2
• /
• pp.77-84
• /
• 2012

Speculative execution for improving instruction-level parallelism is widely used in high-performance processors. In the speculative execution technique, the most important factor is the accuracy of branch predictor. Unfortunately, complex branch predictors for improving the accuracy can cause serious thermal problems in 3D multicore processors. Thermal problems have negative impact on the processor performance. This paper analyzes two methods to solve the thermal problems in the branch predictor of 3D multi-core processors. First method is dynamic thermal management which turns off the execution of the branch predictor when the temperature of the branch predictor exceeds the threshold. Second method is thermal-aware branch predictor placement policy by considering each layer's temperature in 3D multi-core processors. According to our evaluation, the branch predictor placement policy shows that average temperature is $87.69^{\circ}C$, and average maximum temperature gradient is $11.17^{\circ}C$. And, dynamic thermal management shows that average temperature is $89.64^{\circ}C$ and average maximum temperature gradient is $17.62^{\circ}C$. Proposed branch predictor placement policy has superior thermal efficiency than the dynamic thermal management. In the perspective of performance, the proposed branch predictor placement policy degrades the performance by 3.61%, while the dynamic thermal management degrades the performance by 27.66%.

• Journal of Korean Society of Transportation
• /
• v.32 no.6
• /
• pp.600-614
• /
• 2014

This paper develops a model to forecast container volumes of all Korean seaports using a Seasonal ARIMA (Autoregressive Integrated Moving Average) technique with the quarterly data from the year of 1994 to 2010. In order to verify forecasting accuracy of the SARIMA model, this paper compares the predicted volumes resulted from the SARIMA model with the actual volumes. Also, the forecasted volumes of the SARIMA model is compared to those of an ARIMA model to demonstrate the superiority as a forecasting model. The results showed the SARIMA Model has a high level of forecasting accuracy and is superior to the ARIMA model in terms of estimation accuracy. Most of the previous research regarding the container-volume forecasting of seaports have been focussed on long-term forecasting with mainly monthly and yearly volume data. Therefore, this paper suggests a new methodology that forecasts shot-term demand with quarterly container volumes and demonstrates the superiority of the SARIMA model as a forecasting methodology.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06a
• /
• pp.494-497
• /
• 2011

함수 복귀 예측은 이론적으로 오버플로가 발생하지 않는 한도 내에서 100%의 정확도를 보여야 한다. 하지만, 투기적 실행을 지원하는 현대 마이크로프로세서 환경 하에서는 잘못된 실행 경로로의 수행 결과를 무효화 할 때 RAS의 오염이 발생하며, 이는 함수 복귀 주소의 예측 실패로 이어진다. 본 논문에서는 이러한 RAS의 오염을 방지하기 위하여 RAS 재명명 기법을 제안한다. RAS 재명명 기법은 RAS의 스택을 소프트 스택과 하드 스택으로 나누어 관리한다. 소프트 스택은 투기적 실행에 의한 데이터의 변경을 복구할 수 있는 항목을 관리하고, 하드 스택은 소프트 스택의 크기 제한으로 겹쳐쓰기가 일어나는 데이터 가운데 이후에 재사용될 데이터를 관리하는 구조로 구성된다. 제안된 기법을 모의실험 한 결과, RAS 오염방지 기법이 적용되지 않은 시스템과 비교하여 함수 복귀 예측 실패를 약 1/90로 감소시켰으며, 최대 6.95%의 IPC 향상을 가져왔다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.24-26
• /
• 1999

본 논문에서는 주어진 윈도우에 대하여 수퍼스칼라 프로세서의 하드웨어를 구성하는 기본 요소인 인출율과 연산 유닛의 개수로 표현되는 성능 예측 모델을 제시하였다. 이때, 수퍼스칼라 프로세서에서 실행되는 벤치마크 프로그램은 매 싸이클당 각 명령어 개수가 시행되는 확률과 분기 예측 정확도에 의하여 특성화된다. 초기의 실험으로 각종 파라미터를 획득한 후에는 다양한 연산유닛과 인출율을 갖는 수퍼스칼라 프로세서의 성능을 본 논문에서 제안하는 모델에 의하여 간단하게 구할 수 있다. 명령어 자취 모의실험(trace-driven simulation)으로 측정한 성능과 본 논문에서 제안하는 성능 예측 모델에 의한 성능을 비교한 결과, 3.8%의 평균오차를 기록하였다.

• The Transactions of the Korea Information Processing Society
• /
• v.7 no.1
• /
• pp.245-251
• /
• 2000

파이프라인 프로세서를 위한 이중 경로 전략의 성능을 개선하기 위해, 본 논문에서는 통합 신뢰 매커지즘과 적극적 이중경로 전략(EDPS)을 제안한다. 통합 신뢰 매커니즘은 동적 신뢰 매커니즘과 정적 신뢰 매커니즘을 결합한 것으로 기존의 신뢰 매커니즘보다 신뢰 예측 정확도를 높일 수 있고 제안하는 EDPS와 결합하여 사용한다. EDPS는 높은 신뢰 집합에 g속하는 분기 명령어도 가능한 경우에는 두 경로를 모두 사용하여 조건 분기 명령어로 인해 발생하는 분기 지연의 총합을 줄일 수 있다. 6개 벤치마크에 대한 추적 기반의 시뮬레이션을 통해, 제안된 통합 신뢰 매커니즘을 사용하는 EDPS가 기존의 선택적 이중 경로 실행에 비해 분기 지연의 총합을 22%을 줄일 수 있다.