• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.804-810
• /
• 2002

CDMA(Code Division Multiple Access) 시스템은 간섭량에 의하여 용량이 제한된다. 본 논문은 이러한 간섭량을 줄이기 위하여 3GPP(Third Generation Partnership Project) W-CDMA(Wideband Code Division Multiple Access) 시스템의 SSDT(Site Selection Diversity Transmission) 전력제어에 사용되는 최적의 셀(Cell) 식별 부호를 제안한다. SSDT 전력제어는 소프트 핸드 오버(Soft Handover) 시에 선택된 우선 셀(Primary Cell)에서 신호 전송을 함으로써, 다중 셀에서의 다중 전송으로 인한 간섭 증가를 줄이고자 하는데 목적이 있다. 먼저 각각의 셀은 임시 식별 부호로 구분된다. 그리고 단말기(UE: User Equipment)는 연결된 셀들에 우선 셀 식별 부호를 주기적으로 알려준다. 그러면, 우선 셀로 선택되지 못한 비우선 셀들은 순방향으로 DPDCH(Dedicated Physical Data Channel)의 전송을 중단하여 간섭증가를 줄인다. 이러한 SSDT 기술에서 주된 기술적인 문제점은 단말기가 우선 셀을 선택하기 위하여 역 방향으로 전송하는 우선 셀 식별 부호의 성능이다. 셀 식별 부호에 오류가 발생하여 다른 식별 부호로 잘못 인식되면, 이는 우선 셀을 잘못 선택하는 결과가 된다. 제안된 SSDT 셀 식별 부호는 이러한 문제를 최소화하고 FHT(Fast Hadamard Transformation) 복호기를 사용하여 간단히 구현할 수 있는 장점을 갖고 있다.

• 한국전자파학회논문지
• /
• 제30권3호
• /
• pp.229-235
• /
• 2019

본 논문은 동일 대역 전이중 무선 통신 시스템의 구현에 관한 연구이다. 아날로그 RF 영역의 신호는 분리된 안테나를 이용하여 자기간섭 신호 크기를 줄이고, 디지털 영역은 SDR(Software Defined Radio)을 통해 자기간섭 신호를 제거하여 동일 대역 전이중 무선 통신 방식을 구현하였다. USRP X310 장치에 송신단의 안테나와 수신단의 안테나를 각각 사용하였으며, SDR 장치의 송수신단의 이득을 조절하여 수신단의 안테나로 들어오는 자기간섭 신호의 크기와 외부에서 수신하고자 하는 신호의 크기를 -64 dB으로 동일하게 설정하였다. 전이중 무선 통신 성능을 검증하기 위하여 소스데이터는 이미지를 사용하였으며 변조 방식은 OFDM 방식을 사용하였다. 반송파 주파수는 2.67 GHz, 대역폭은 20 MHz인 WiFi 표준 프레임을 사용하였다. 수신 신호에서 자기간섭 신호는 디지털 신호처리로 상쇄하였으며, 최대 34 dB까지 자기간섭 신호를 제거하였다. 자기간섭 신호를 제거하지 않았을 때는 OFDM 복조가 불가능하였다. 하지만 자기간섭 신호 제거량의 크기를 변화시켜가면서 BER을 측정한 결과, 자기간섭 신호를 34 dB 제거한 경우 BER이 $2.63{\times}10^{-5}$로 줄어들었고, 비터비 복호기(Viterbi decoder)를 통과한 결과, 100 Mbit data 송출량 동안 에러가 검출되지 않았다.

• 대한전자공학회논문지TC
• /
• 제49권8호
• /
• pp.1-11
• /
• 2012

직교코드를 다중화하여 데이터 비트열을 확산시켜 전송하는 멀티코드 대역확산 통신 시스템은 고속의 데이터 전송에도 높은 확산이득을 유지할 수 있다는 장점이 있다. 그러나 여러 코드의 합을 더해서 전송하는 송신기의 구조 상 송신기 출력의 진폭 변화가 커서 선형성이 좋은 증폭기가 요구된다는 단점이 있다. 이러한 단점을 극복하기 위하여 Walsh 코드를 확산코드로 사용하고 부호화 하는 방식을 사용하여 송신기 출력의 진폭을 일정하게 만드는 시스템이 제안되었으며, 최근에는 확장 m-시퀀스를 확산코드로 사용하는 정진폭 멀티코드 대역확산 통신 시스템이 제안되어 있다. 이 시스템에서 전체 코드집합을 4개로 분할하여 코드 선택을 하고 부호화하는 방식을 사용하면 송신기의 구조가 간단해지고 수신기에서 복호를 위한 연산량이 크게 감소한다. 코드집합 분할 방식을 적용한 확장 m-시퀀스 기반 시스템에서 정진폭 부호화를 위해 송신기에서 추가로 전송하는 동반 코드를 수신기에서 검출하여 다른 코드와 함께 패리티 검사를 함으로써 코드검출 오류를 보정하여 비트오율 성능을 개선시킬 수 있다. 본 논문에서는 기존에 제안된 패리티 검사 기반 수신기에 비해 비트오율 성능이 우수한 개선된 패리티 검사 기반 수신기 구조를 제안하고, 시뮬레이션을 통하여 성능을 비교 분석하였다.

• 정보처리학회논문지D
• /
• 제10D권6호
• /
• pp.1059-1066
• /
• 2003

본 논문에서는 전자상거래 시스템에서의 보안 문제를 해결하기 위해 신용카드 조회 시스템을 설계하고 구현하였다. 전자 상거래시 PC에서 신용카드 조회기를 사용하면 키보드 입력 없이 신용카드 조회기에서 신용카드를 읽어 신용카드 결재를 수행한다. 새로운 신용카드 조회 시스템은 신용카드 조회기 내부의 칩에서 공유키 기반으로 신용카드 정보를 즉시 암호화하여 호스트 시스템에 보냄으로써 키보드 해킹 위험에서 안전하다는 장점이 있다. 신용카드 조회 시스템의 암호화/복호화를 위해 quotient ring 에 기반한 행렬 연산을 사용하였으며, 암호화의 안전성을 위해 모든 암호 대상 데이터에 대해 서로 다른 암호 행렬을 생성하는 방법을 제시하고, 서로 다른 암호 행렬을 구성하기 위해 요구되는 암호키의 크기 및 행렬의 크기를 산출하였다. 신용카드 결재를 위하여는 소량(0.1KB) 의 데이터가 요구되므로, 암호키의 크기가 128bits만 되어도 역행렬을 고려한 $2{\times}2$ 행렬의 경우 좋은 성능을 보이는 것으로 분석되었다. 신용카드 조회 시스템을 인증용으로 사용하기 위하여는 0.5KB 이상의 데이터가 필요하므로, 암호키의 크기가 256bits 이상에서 $2{\times}2$ 행렬의 경우 좋은 성능을 보이는 것으로 분석되었다. 신용카드 조회 시스템을 인증용으로 사용하기 위하여는 0.5KB 이상의 데이터가 필요하므로, 암호키의 크기가 256bits 이상에서 $2{\times}2$ 행렬의 경우 좋은 성능을 보이는 것으로 분석되었다. 신용카드 조회 시스템을 인증용으로 사용하기 위하여는 0.5KB 이상의 데이터가 필요하므로, 암호키의 크기가 256bits 이상에서 $2{\times}2$ 행렬이나 $3{\times}3$ 행렬을 사용하면서 역행렬을 고려하는 것이 좋은 것으로 분석되었다.

• 전자공학회논문지 IE
• /
• 제43권4호
• /
• pp.115-121
• /
• 2006

본 논문에서는 통신 시스템에서 채널 전송에 의한 데이터의 오류 체크와 정정문제에 대해서 제안하였다. 제안된 LDPC 코드는 VDSL 시스템에서의 AWGN 채널 모델링에 의해 최소화된 채널 에러를 위해 사용된다. LDPC 코드는 낮은 밀도 패리티비트를 사용하기 때문에, 수학적인 복잡도가 낮고 처리 시간이 짧다. 또한 LDPC 코드의 성능은 반복 복호 알고리즘에서 긴 코드 워드에 대해 터보 코드보다 더 나은 성능을 가지고 있다. 제안된 시스템의 송신기에서 발생 행렬에 의해서 부호어가 발생되고, 수신기에서 사용된 에러 정정 알고리즘은 가중치를 갖는 Bit-flipping 방식이다. 이 방식은 기존의 Bit-flipping 방식과 달리 더 정확한 에러를 검출하고, 정정하기 위해 발생된 패리티 비트에 대해서 가중치를 주어 에러 정정을 하는 방식이다. 제안된 가중치를 갖는 Bit-flipping 알고리즘은 기존의 Bit-flipping 알고리즘에 비해서 1 dB 이상의 이득 개선을 확인할 수 있었다.

• 한국통신학회논문지
• /
• 제29권8C호
• /
• pp.1175-1183
• /
• 2004

본 논문에서는 MPEG2비디오 스트림에서 복호화 과정 없이 압축비디오에서 직접 얻을 수 있는 정보들을 활용하여 움직이는 객체를 추적하는 방법을 제안한다. 제안된 방법에서는 먼저 MPEG2의 움직임 벡터로부터 근사적으로 움직임 플로(motion flow)를 구성하고, 전역적인 움직임 플로우로부터 일반화된 Hough 변환을 이용 카메라의 기본적인 움직임인 팬(pan), 틸트(tilt), 줌(zoom)량 등을 계산하였다. 계산된 카메라 움직임은 국부적으로 일어나는 객체의 움직임을 보정하는데 사용하였다. 움직이는 객체의 추적은 사용자가 원하는 객체를 바운딩 박스 형태로 정의함으로 시동된다. 이후의 객체의 추적은 카메라 움직임이 보정된 객체의 움직임 플로우를 이용하여 Mean-Shift 알고리즘을 이용하여 추적하였다. 제안된 방법은 압축된 비디오 스트림에서 직접 정보를 얻음으로써 계산속도의 향상을 기할 수 있으나, 압축된 MPEG2 비디오에서 얻을 수 있는 정보들이 최대 블록 단위이므로 객체의 정의도 블록단위 이상의 객체로 제한된다.

• 한국통신학회논문지
• /
• 제34권12C호
• /
• pp.1197-1207
• /
• 2009

Orthogonal Frequency Multiple Access (OFDMA) 방식은 차세대 이동통신을 위한 다중접속 방식으로 널리 고려되고 있으나 Peak-to-Average Power Ratio (PAPR)이 높다는 단점이 있다. 따라서, 송신전력에 민감한 상향링크에서는 PAPR이 낮은 Single Carrier Frequency Division Multiple Access (SC-FDMA) 방식이 OFDMA 방식보다 더 적합한 것으로 여겨지고 있다. 본 논문에서는 주파수 영역 MMSE 등화방식을 기반으로 한 SC-FDMA 시스템의 성능향상 기법을 제안한다. 제안된 기법은 채널의 다이버시티 특성과 수신신호로부터 얻는 쌍방향성 특성을 활용하여 채널복호기의 입력이 되는 Log-likelihood Ratio (LLR) 의 신뢰도를 향상시키는 방식이다. 본 논문에서는 제안된 방식에 의해 추가적으로 증가하는 복잡도를 분석하고, 이에 따른 성능이득을 모의실험을 통해 검증한다.

• 한국통신학회논문지
• /
• 제38C권10호
• /
• pp.858-866
• /
• 2013

차세대 위성방송 규격으로 정의되어 있는 DVB-S2에서는 멀티레벨 위상변조 방식이라고 할 수 있는 APSK 변조 방식과 연판정 정보를 필요로 하는 LDPC 부호화 방식을 채택하고 있다. 따라서, 수신단의 APSK 복조기에서는 비트 당 연판정 값을 계산할 수 있는 기능이 있어야 한다. 본 논문에서는 DVB-S2 시스템에서 사용되는 고차원 APSK변조 신호에 대하여 비트 당 간단한 거리 계산 수준의 복잡도로 연판정 비트를 계산할 수 있는 방법을 소개하고 이 경우 연판정 비트 값이 지나치게 낙관적으로 계산된다는 분석 결과를 보인다. 이와 같이 지나치게 낙관적으로 계산된 연판정 값은 결국 복호 성능 저하의 가장 큰 원인이 된다. 이러한 단점을 극복하기 위한 방법으로써 연판정 출력의 스케일링 기법을 제안하고, 이와 같은 스케일링 기법을 적용하면 선형 복잡도로 연판정 비트값을 계산할 수 있고, 최우 검출기법에 근접하는 성능을 얻을 수 있음을 보인다.

• 한국정보통신학회논문지
• /
• 제18권5호
• /
• pp.1042-1050
• /
• 2014

수중에서의 음향 통신의 성능은 신호의 다중경로 전달과정에 의해 발생하는 지역 확산 현상으로 인하여 인접간섭의 영향을 받는다. 그리고 음파를 이용한 주파수의 제한으로 인하여 낮은 전송 속도로 통신을 한다. 따라서 전송속도의 향상과 함께 인접간섭을 제거하기 위하여 수중 통신에 적합한 시공간 부호화 기술과 등화기 기술, 채널 부호화 기술이 필요하다. 본 논문에서는 이러한 기술들을 시뮬레이션을 통하여 MIMO 수중 통신 시스템에서 최적의 터보 등화 기법을 이용한 복호구조를 제안한다. 각 모듈별 시뮬레이션을 통한 성능결과 본 논문에서 제안한 계층적 시공간 부호화 방식 기반의 터보 등화 기법을 이용하면 일반적인 수중 통신 보다 성능이 우수함을 알 수 있다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.29-36
• /
• 2005

본 논문은 2004년 12월 국내 표준(KS)으로 제정된 ARIA 암호 알고리듬의 하드웨어 구조를 처음으로 제안하고 있다. ARIA 암호 알고리듬은 알려진 공격에 대하여 안전하며, Involution SPN (Substitution Permutation Network)으로써 구조적 효율성도 높다. 1 cycle/round 구조로 갖는 제안된 ARIA 구조는 회로 크기를 줄이기 위해 s-box를 듀얼 포트 롬과 배럴 로테이터를 채택한 고속의 라운드 키 생성기를 포함하고 있다. 제안된 ARIA는 Xilinx VirtexE-1600 FPGA를 사용하여 구현하였고, 1,490 slices와 16 RAM 블록을 사용해서 437 Mbps의 성능을 낸다. 설계된 ARIA 블록을 검증하기 위해서 영상 데이터를 암호화(복호화)하여 통신하는 시스템을 개발하였다. 설계한 ARIA는 IC 카드뿐만 아니라 데이터 저장이나 인터넷 보안 규격(IPSec, TLS)과 같은 많은 데이터를 고속 처리가 필요한 응용에 적용될 수 있다.