• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 춘계종합학술대회
• /
• pp.307-310
• /
• 2001

디지털 통신 시스템의 기저대역 신호처리 회로의 핵심 연산블록으로 사용될 수 있는 파라미터화 된 복소수 승산기 IP (Intellectual Property)를 설계하였다. 사용자의 필요에 따라 승수와 피승수의 비트 수를 8-b∼24-b 범위에서 2-b 단위로 선택할 수 있도록 파라미터화 하였으며, GUI 환경의 코어 생성기 (PCMUL_GEN)에 의해 지정된 비트 치기의 복소수 승산기의 VHDL 코드를 생성한다. 설계된 복소수 승산기 IP 코어는 redundant binary (RB) 수치계와 본 논문에서 제안하는 새로운 방식의 radix-4 Booth 인코딩/디코딩 회로를 적용함으로써, 내력 구조 및 배선이 단순화되어 고집적/고속/저전력의 장점을 갖는다. 설계된 IP는 Xilinx FPGA 보드로 구현하여 기능을 검증하였다.

• 대한전자공학회논문지TC
• /
• 제41권7호
• /
• pp.47-53
• /
• 2004

에스컬레이터 (ESC) 구조의 장점인 완잔 직교화 성질을 복소 채널 Equalization 및 직교변조방식의 Equalization에 적용할 수 있도록 하기 위해 ESC 구조에 복소연산을 적용함으로서 복소 ESC 구조 Equalizer를 설계하였다. 고유치 분포비가 크게 다른 채널 모델에 대한 복소 Equalizer 들의 수렴성능을 비교해 본 결과 고유치 분포비 (ESR) 값이 증가에 따라 수렴속도에 있어서 제안한 복소 ESC Equalizer는 영향을 받지 않았다. 또한 QPSK 전송-복소 채널 모델에 대하여도 시뮬레이션을 시행한 결과 기존의 복소 TDL-LMS 보다 약 7 배의 빠른 수렴을 보여 제안한 복소 ESC Equalizer의 우수한 특성을 확인할 수 있다.

• 대한수학교육학회지:학교수학
• /
• 제9권2호
• /
• pp.291-312
• /
• 2007

복소수의 취급이 처음으로 시작되는 제 10-단계 교과서들을 살펴본 결과 그 도입 방법은 모두 이차방정식 $x^2+1=0$을 만족하는 해를 생각하는 과정에서 새로운 수 i를 도입하여 사용하고 있다. 이 방법은 우선 새로운 수 i의 도입이 인위적이기 때문에 학생들이 도입과정에서 혼란스러워하며, 이차방정식을 잘 이해하지 못하는 학생들이 이해하도록 하게 하는 것이 어렵다. 이에 비하여 복소수 도입을 좌표평면 위의 점인 순서쌍과 화살표를 사용하여 도입하면 이차방정식을 이해하지 못한 학생들까지도 흥미를 갖고 학습에 임하게 할 수 있고, 또 수체계를 체계적인 확장으로 다룰 수 있어 학습 효과도 높일 수 있다. 그러나 고등학교 과정에 적합한 지도 내용의 개발이 없어서인지 고등학교에서 순서쌍을 사용한 복소수 도입은 시도되고 있지 않다. 여기서는 수체계의 확장 과정을 초등학교 과정부터 중학교과정을 거쳐 복소수 도입까지 연계되는 체계적이고 가시적인 표현을 통하여 학습할 수 있도록 지도 내용을 개발하였다. 그리고 이 내용으로 지도를 하여본 결과 개발된 학습내용으로 학습지도가 가능함을 알았고, 이 학습이 바람직한 학습임도 알 수 있었다.

• 한국음향학회지
• /
• 제10권5호
• /
• pp.60-68
• /
• 1991

압전 복합체 PVDF 의 복소수 탄성, 유전, 압전 상수를 측정하였다. 사용된 방법은 각각 초음파 투과법, 임피던스 분석법, 탄성 표면과 측정을 통한 수치해석을 이용하였고, 측정 치중 일부는 이미 보 고된 값들과 비교해보았다. 측정치의 신뢰성 증명을 위해 동일 기법을 압전 세라믹 PZT-5H에 적용해 검증하였다.

• 대한전자공학회논문지SP
• /
• 제43권5호
• /
• pp.52-61
• /
• 2006

영상 및 신호 처리 분야에 일반적으로 사용되는 직교 웨이블릿 변환은 천이에 대한 민감성과 방향성에 대한 선택도가 떨어지기 때문에 성능에 한계를 가지고 있다. 이러한 단점을 극복하기 위해 복소수 웨이블릿 변환이 사용되고 있다. 본 논문에서는 이중 트리 복소수 웨이블릿과 베르누이-가우스 사전 확률분포를 이용한 효과적인 영상 잡음 제거 방법을 제안하고자 한다. 베르누이-가우스 모델에 대한 파라미터를 추정하기 위해 본 논문에서는 두 가지의 간단하고 반복적이지 않은 방법을 제안한다. 베르누이 랜덤 변수로 표현되는 혼합 파라미터를 추정하기 위해서는 가설-검증 기법을 사용한다. 추정된 혼합 파라미터를 이용하여 신호의 분산은 MGML(maximum generalized marginal likelihood) 추정기를 통하여 추정된다. 복소수 웨이블릿 변환을 사용하여 제안 방법과 알려진 잡음 제거 기법과 비교 실험을 수행하였다. 실험결과를 통해 제안 방법이 적은 계산량으로 고주파 성분이 많은 영상에 대하여 우수한 잡음 제거 결과를 나타냄을 알 수 있다.

• 전자공학회논문지C
• /
• 제35C권9호
• /
• pp.11-20
• /
• 1998

고속 복소수 연산장치는 채널등화, 동기신호 복원, 변조 및 복조 등 디지탈 통신 시스템의 기저대역 신호처리에 필수적인 기능블록이다. 본 논문에서는 redundant binary (RB) 연산과 radix-4 Booth recoding을 결합한 새로운 복소수 승산 알고리듬을 제안한다. 제안되는 복소수 승산 방법은 실수 승산기를 사용하는 기존의 방법과 비교하여 부분곱의 수를 반으로 감소시키며, 단순화된 병렬구조로 구현되므로 고속 동작 및 저전력 소모를 가능하게 한다. 제안된 알고리듬을 적용하여 10-bit operand를 갖는 prototype 복소수 승산-누적기(complex-number multiplier-accumulator ; CMAC) 코어를 0.8-㎛ N-Well CMOS 공정으로 설계, 제작하였다. 제작된 CMAC 칩은 18,000여개의 트랜지스터로 구성되며, 코어부분의 면적은 약 1.60 × 1.93 ㎟이다. 제작된 칩을 테스트 보드에 실장하여 특성을 평가한 결과, 전원전압 V/sub DD/=3.3-V에서 120-MHz의 속도로 동작함을 확인하였으며, 이때의 전력소모는 약 63-mW로 측정되었다.

• 한국광학회지
• /
• 제20권6호
• /
• pp.328-333
• /
• 2009

본 논문에서는 복소수 홀로그램을 탈 축 홀로그램으로 변환해 쌍 영상 잡음 없이 3차원 홀로그램 디스플레이를 구현하는 방법 을 제안하고 실연하였다. 이러한 기술을 구현하기 위해, 서로 다른 깊이에 위치하는 슬라이드 패턴으로 구성된 3차원 물체의 복소수 홀로그램을 광 스캐닝 홀로그램 시스템을 이용해 추출한 후, 추출된 복소수 홀로그램에 공간 캐리어를 수치적인 방법으로 인가하고 실수 부분만을 추출해 복소수 홀로그램을 탈 축 홀로그램으로 변환한다. 변환된 탈 축 홀로그램을 진폭만을 변조하는 공간 광 변조기에 인가하고, 시준된 레이저 빔을 공간 광 변조기에 투사하여 탈 축 홀로그램을 복원하는 방식으로 3차원 디스플레이를 구현한다.

• 한국군사과학기술학회지
• /
• 제24권4호
• /
• pp.392-400
• /
• 2021

Unlike optical equipment, SAR(Synthetic Aperture Radar) has the advantage of obtaining images in all weather, and object detection in SAR images is an important issue. Generally, deep learning-based object detection was mainly performed in real-valued network using only amplitude of SAR image. Since the SAR image is complex data consist of amplitude and phase data, a complex-valued network is required. In this paper, a complex-valued ResNet network is proposed. SAR image object detection was performed by combining the ROI transformer detector specialized for aerial image detection and the proposed complex-valued ResNet. It was confirmed that higher accuracy was obtained in complex-valued network than in existing real-valued network.

• 한국통신학회논문지
• /
• 제24권12A호
• /
• pp.2015-2024
• /
• 1999

디지털 통신 시스템의 기저대역 신호처리를 효율적으로 구현하기 위한 새로운 복소수 필터구조를 제안하고, 이를 적용하여 채널등화용 적응 결정귀환 등화기 (Adaptive Decision-Feedback Equalizer; ADFE) 칩셋을 설계하였다. 새로운 복소수 필터구조는 기존의 2의 보수 대신에 redundant binary (RB) 수치계를 적용한 효율적인 복소수 승산 및 누적연산을 바탕으로 한다. 제안된 방법을 적용하면, N-탭 복소수 필터는 2N개의 RB 승산기와 2N-2개의 RB 가산기로 구현되며, 필터 탭 당 Tm,RB＋Ta,RB (단, Tm,RB, Ta,RB는 각각 RB 승산기 및 가산기의 지해 고속동작이 가능하다. 제안된 방법을 적용하여 설계된 ADFE는 FFEM (Feed-Foreward Equalizer Module)과 DFEM (Decision-Feedback Equalizer Module)로 구성되며, 필요에 따라 필터 탭을 확장할 수 있도록 설계되었다. 2-탭 복소수 필터, LMS 계수갱신 회로 및 부가회로 등으로 구성되는 각 모듈은 COSSAP과 VHDL을 이용한 모델링 및 검증과정을 거쳐 0.8-㎛ SOG (Sea-Of-Gate) 셀 라이브러리를 사용하여 논리합성 되었으며, 26,000여개의 게이트로 구성된다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2011년도 전력전자학술대회
• /
• pp.192-193
• /
• 2011

자기유도방식 무선전력전달용 DQ 인버터의 정적 동작 특성 및 동적 응답 특성을 해석하는데 복소 라플라스 변환을 페이저 변환된 회로에 적용하는 방법을 사용하였다. 최근에 발표된 복소 라플라스-페이저 변환이론이 교류 컨버터의 동적특성을 해석하는데 있어 실용적으로 아주 유용하다는 것이 연구를 통해서 확인되었다. 기존의 라플라스 변환을 복소수 영역으로 확대한 복소 라플라스 변환을 페이저 변환된 회로에 적용하면 전달함수를 구할 수 있어, 시스템의 안정도 분석과 제어기 설계가 가능해진다. 본 논문에서는 이론식을 유도하고 시뮬레이션을 통해 검증하였다.