• Proceedings of the Korean Society for Agricultural Machinery Conference
• /
• 2017.04a
• /
• pp.169-169
• /
• 2017

스마트 돈사 내의 열환경 분석에 필수적으로 고려되어야 인자는 가축의 복사 에너지 변화로 볼 수 있다. 열환경 제어의 대상이기도 하지만 회귀적으로 열환경 변화의 인자이기도 하다. 이러한 가축의 복사 에너지 분석을 위하여 시설 내에 용이하게 배포가 가능한 열화상 계측 시스템을 개발하였다. 초소형 마이크로 열화상 계측 시스템에 부가적으로 IOT(Internet of Thing) 기반 기술을 이용한 모듈화 개발을 병행하였다. 열화상 계측 센서로 LWIR(Longwave infrared)영역에 해당하는 $8{\mu}m{\sim}4{\mu}m$의 영역에서 $0.05^{\circ}C$의 분해능을 보이는 $Lepton^{TM}$ (500-0690-00, FLIR, Goleta, CA)모델을 사용하였다. SPI(Serial Peripheral Interface) 속도 2 Mhz로 마이크로프로세서(NanoPi NEO Air, FrendlyArm, CA, USA)와 고속 통신을 수행하여 9 Hz의 계측이 가능하다. 열화상 센서와 마이컴으로 구성되는 단위 계측 시스템의 통신 기능 확장을 위하여 다음과 같이 세 단계의 정보 전달 시나리오를 설계하였다. 1) 단독적으로 열화상을 계측 하고 내장된 메모리에 저장하는 형식 2) 인접한 사용자 인터페이스에서 1번 단독 모듈에 접속하여 열화상을 실시간으로 전송하여 화면에 도시하는 형식 3) 2번 사용자 도시모듈과 병행적으로 Local WI-FI 통신을 이용한 모바일 기기에 화면을 도시하는 형식. 이와 같은 계층적이며 모듈화된 계측 시스템을 구성하기 위해서 1번 모듈에 공개 소프트웨어인 Hostapd 2.5(http://w1.fi/hostapd)버전을 설치하였다. 외부 인터넷 환경이 없는 상황에 1번 모듈 단독으로 AP(Access Point) 기능을 제공하여 지근 거리에 있는 2번 모듈과 3번 모바일 기기의 접속을 관리할 수 있다. 2번 모듈의 경우 화면 다수의 1번 모듈에 접속을 교차적으로 수행하는 방식과 2번 모듈 자체가 AP가 되어 1번 모듈의 접속을 허용하는 형태로 구성되어 있다. 계측 시스템의 계측 매트릭스 구성에 따라 선택적으로 결정할 수 있다. 1번 2번 모듈 공통적으로 TCP/IP Listener와 Client 서비스를 병렬적으로 수행할 수 있도록 개발을 하였다. 3번 모바일 기기에서 사용자 인터페이스 구현을 위하여 범용 Android 기반 GUI 프로그램과 Socket 통신을 연동시켰다. 1개의 열화상 Frame의 전송량은 9,600 Byte ($=80{\times}60{\times}2Byte$) 로 WI-FI 통신 전송 시 2회 ~ 6회 정도 내외로 가변적인 통신 수행 횟수를 나타내었다. 센서 계측 시스템과 정보 전송 시스템을 병렬적으로 구성한 모듈화 된 계측시스템의 전 요소에서 센서에서 제공하는 최대 계측 주기인 9 Hz 구현이 일반적으로 가능하였다. 이를 이용한 추후 연구를 통해 가축 객체의 열복사 정보와 돈사 내 열환경 간의 역학성을 연구할 것이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.48 no.1
• /
• pp.39-49
• /
• 2011

Turbo code needs long decoding time because of iterative decoding. To communicate with high speed, we have to shorten decoding time and it is possible with parallel process. But memory contention can cause from parallel process, and it reduces performance of decoder. To avoid memory contention, QPP interleaver is proposed in 2006. In this paper, we propose MDF method which is fit to QPP interleaver, and has relatively short decoding time and reduced logic. And introduce the design of MAP decode module using MDF method. Designed decoder is targetted to FPGA of Xilinx, and its throughput is 80Mbps maximum.

• Proceedings of the KIPE Conference
• /
• 2011.07a
• /
• pp.304-305
• /
• 2011

정보화 사회로 진입함에 따라 전자화 된 정보의 저장 및 관리는 매우 중요한 사안으로 부각되고 있으며 모든 통신기기 및 전산시스템은 365일 가동이 보장되어야 하므로 여러 대의 전원을 병렬 운전하여 신뢰성을 높이고 용량을 증대시키는 방안이 연구되고 있다. 특히, 신뢰성이 요구되는 분야에서는 리던던시(Redundancy) 개념이 중요하게 되어 병렬 운전의 도입이 확산 되고 있다. 현재 새로운 전력 구조는 절연된 컨버터의 평균 전력량을 다운시켜 다수의 전력변환기를 병렬운전 시키는 방향으로 변하고 있으며, 이는 전력변환기의 신뢰성을 증가시키고 예비기기에 대한 부담을 감소시키는 큰 장점을 갖고 있다. 최근에는 이더넷 라이터를 이용하여 부하분담(Load Sharing) 및 핫스왑(Hot-swap)기능을 DC/DC 컨버터에 내장하고 있는 추세이다. 본 연구에서는 7[kW]급 지능형 DC 모듈전원 제어기술 개발에 초점을 두고 최적의 부하분담을 갖는 고성능 전류 제어 알고리즘을 소개하고자 한다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.39 no.4
• /
• pp.36-42
• /
• 2002

In this paper, we proposed a multiplicative algorithm for two polynomials with all non-zero coefficients over finite field GF($P^m$). Using the proposed multiplicative algorithm, we constructed the multiplier of modular architecture with parallel in-output. The proposed multiplier is composed of $(m+1)^2$ identical cells, each cell consists of one mod(p) additional gate and one mod(p) multiplicative gate. Proposed multiplier need one mod(p) multiplicative gate delay time and m mod(p) additional gate delay time not clock. Also, our architecture is regular and possesses the property of modularity, therefore well-suited for VLSI implementation.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.7 no.5
• /
• pp.499-508
• /
• 2002

In this paper, a novel wireless parallel operation algorithm of N+l redundant UPS system with no control interconnections for load-sharing is presented. The proposed control system eliminates the sensing noise and interconnections interference of conventional parallel operation system. To reduce a reactive power deviation in wireless control method, this technique automatically compensates for inverter parameter variation and line impedance imbalances with wireless auto-tuning method. In addition, to increase reliability on transient characteristics of parallel operation, a virtual injected impedance is adopted to eliminate a circulation current among inverter modules. Simulation results are provided in this paper to prove the proposed novel wireless algorithm.

• The Journal of the Korea institute of electronic communication sciences
• /
• v.14 no.1
• /
• pp.81-86
• /
• 2019

This paper is concerned with a system design that enables a the plurality of switching mode power supplies to be supplied with larger power through a parallel connection. For this purpose, a shunt resistor is placed in series at the output of the constant voltage regulator and the output voltage is sensed and controlled using an arduino. In this paper, two constant-voltage regulators were used for the experiment, but it is possible to generalize for more boards. By using the method that controls the system, the sum of the currents delivered by the two systems to the load was found to be 96% of the current drawn from each board. In case of efficiency, 92.4% efficiency is achieved in the unit board and the efficiency in parallel connection is about 90%.

• The Transactions of the Korea Information Processing Society
• /
• v.4 no.1
• /
• pp.67-75
• /
• 1997

This paper presents a virtual-parallel multistage interconnection network (MIN) which provides multipath between processor and memory module. The proposed virtual-parallel MIN network which uses $m{\times}1$ mutiplexer at the input switching block, $1{\times}m$ demultiplexer at the output switching block and logN-1 switching stages has maximum $2{\times}m$ unique paths between processor and memory module. Because it has multi-redundance paths, a number of processors can connect a specific Also, this new virtual-parallel structured MIN network can reduce packet collision possibility at switching block and it has cost. It shown to improve a performance and to be a very simple structure in comparision with MBSF structured MIN.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.1A
• /
• pp.80-88
• /
• 2002

Visual media(image, graphic, and video) processing poses challenge from several perpectives, specifically from the point of view of real-time implementation and scalability. There have been several approaches to obtain speedups to meet the computing demands in multimedia processing ranging from media processors to special purpose implementations. A variety of parallel processing strategies are adopted in these implementations in order to achieve the required speedups. We have investigated a parallel processing system for improving the processing speed o f visual media related applications. The parallel processing system we proposed is similar to a pipelined memory stystem(MAMS). The multi-access memory system is made up of m memory modules and a memory controller to perform parallel memory access with a variety of combinations of 1${\times}$pq, pq${\times}$1, and p${\times}$q subarray, which improves both cost and complexity of control. Facial recognition, Phong shading, and automatic segmentation of moving object in image sequences are some that have been applied to the parallel processing system and resulted in faithful processing speed. This paper describes the parallel processing systems for the speedup and its utilization to three time-consuming applications.

• Proceedings of the Korean Information Science Society Conference
• /
• 2002.04a
• /
• pp.892-894
• /
• 2002

본 논문은 유한 체 GF(/2 sup m/)상에서 A$B^2$연산을 위해 AOP(All One Polynomial)에 기반한 새로운 MSB(Most Significant bit) 유선 알고리즘을 제시하고, 제시한 알고리즘에 기반하여 병렬 입출력 세미시스톨릭 구조를 제안한다. 제안된 구조는 표준기저(standard basis)에 기반하고 모듈라(modoular) 연산을 위해 다항식의 계수가 모두 1인 m차의 기약다항식 AOP를 사용한다. 제안된 구조에서 AND와 XOR게이트의 딜레이(deray)를 각각 /D sub AND$_2$/와/D sub XOR$_2$/라 하면 각 셀 당 임계경로는 /D sub AND$_2$+D sub XOR/이고 지연시간은 m+1이다. 제안된 구조는 기존의 구조보다 임계경로와 지연시간 면에서 보다 효율적이다. 또한 구조 자체가 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI 구현에 효율적이다. 더욱이 제안된 구조는 유한 체상에서 지수 연산을 필요로 하는 Diffie-Hellman 키 교환 방식, 디지털 서명 알고리즘 및 EIGamal 암호화 방식과 같은 알고리즘을 위한 기본 구조로 사용할 수 있다. 이러한 알고리즘을 응용해서 타원 곡선(elliptic curve)에 기초한 암호화 시스템(Cryptosystem)의 구현에 사용될 수 있다.

• Proceedings of the KIPE Conference
• /
• 2006.06a
• /
• pp.459-461
• /
• 2006

저궤도 인공위성 전력계 시스템의 설계 및 해석을 위한 태양 전지 전력조절기의 대신호 안정도해석을 수행한다. 태양전지 전력조절기에서 제어가능한 모든 방법에 따른 태양전지에서 바라본 태양전지 전력조절기의 부하특성을 분류하고, 상태공간해석을 이용하여 태양전지 시스템의 대신호적 안정도를 해석한다. 또한, 본 논문에서는 태양전지 전력조절기의 부하특성을 정전력부하에서 정저항부하로 변환하여 대신호적인 안정도를 확보하는 비선형변환을 제안한다. 제안된 변환기법을 통해 최대전력점 추적제어나 배터리 충전제어 및 전류분배제어가 가능한 병렬 모듈 태양전지 레귤레이터에 적합한 단일 전류 제어기를 구성한다. 제안된 대신호 해석과 저항제어를 검증하기위해, 200W급 태양전지와 100W급 태양전지 전력조절기 두 모듈을 병렬로 구성하여 실험하였다.