• Proceedings of the KIPE Conference
• /
• 2020.08a
• /
• pp.274-275
• /
• 2020

본 논문에서는 모듈형으로 제작된 DC 용접전원과 AC용접 전원을 제안한다. DC 용접전원 모듈은 기재만 된 바 있으며 추가적으로 100kHz의 높은 스위칭주파수와 30kW 변압기의 분산설계로 전력밀도를 높였고, 변압기의 병렬에 의해 발생한 누설 인덕턴스의 차이는 CMCI (Common Mode Coupled Inductor)에 의해 개선되었다. 기존 AC 용접전원에서 출력단 스위치의 교번으로 인해 발생하는 서지성 에너지는 일반적으로 스너버를 이용하여 에너지의 최대값을 제안하다. 제안하는 AC 용접전원 모듈은 출력단 스위치의 교번으로 발생하는 서지 에너지를 캐패시터 뱅크로 완화하고, 완화된 서지 에너지를 환원하여 효율 개선을 목표로 한다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2013.06a
• /
• pp.119-122
• /
• 2013

ITU-T VCEG 과 ISO/IEC MPEG 이 공동으로 구성한 JCT-VC (Joint Collaborative Team on Video Coding)이 표준화를 진행 중인 HEVC (High Efficiency Video Coding)은 H.264/AVC 대비 약 2 배의 압축효율을 갖는다. 하지만, 계층적 구조를 갖는 가변크기 블록의 사용과 재귀적 부호화 구조에 따른 인코더의 복잡도 증가는 개선해야 할 문제점으로 지적되고 있다. 본 논문에서는 현재 표준화가 진행 중인 HEVC 인코더의 실시간 구현을 위한 SIMD 명령어를 이용한 data-level 병렬화 기법, CPU 및 GPU 를 이용한 multi-threading 기법과 같은 다양한 병렬화 기법을 소개한다. 또한, 이러한 병렬화 기법들을 HEVC 인코더에 적용하기 위해 적합한 연산 및 기능 모듈에 대하여 소개한다. 본 연구를 통하여 HM (HEVC reference model)에 적용한 결과 $832{\times}480$ 영상의 경우 20-30fps 의 부호화 속도를 나타냈으며, $1920{\times}1080$ 영상의 경우 5-10fps 의 부호화 속도를 나타내었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.15 no.3
• /
• pp.510-520
• /
• 2011

In this paper, we propose a new multiplication algorithm for primitive polynomial with all 1 of coefficient in case that m is odd and even on finite fields $GF(3^m)$, and compose the multiplier with parallel input-output module structure using the presented multiplication algorithm. The proposed multiplier is designed $(m+1)^2$ same basic cells that have a mod(3) addition gate and a mod(3) multiplication gate. Since the basic cells have no a latch circuit, the multiplicative circuit is very simple and is short the delay time $T_A+T_X$ per cell unit. The proposed multiplier is easy to extend the circuit with large m having regularity and modularity by cell array, and is suitable to the implementation of VLSI circuit.

• Journal of the Korea Society of Computer and Information
• /
• v.18 no.2
• /
• pp.9-17
• /
• 2013

In this paper, we propose a new multiplication algorithm for two polynomials using primitive polynomial with all 1 of coefficient on finite fields GF($2^m$), and design the multiplier with high-speed parallel input-output module structure using the presented multiplication algorithm. The proposed multiplier is designed $m^2$ same basic cells that have a 2-input XOR gate and a 2-input AND gate. Since the basic cell have no a latch circuit, the multiplicative circuit is very simple and is short the delay time $D_A+D_X$ per cell unit. The proposed multiplier is easy to extend the circuit with large m having regularity and modularity by cell array, and is suitable to the implementation of VLSI circuit.

• Journal of IKEEE
• /
• v.8 no.2 s.15
• /
• pp.172-180
• /
• 2004

In this paper, a parallel Input/Output modulo multiplier, which is applied to AOTP(All One or Two Polynomials) multiplicative algorithm over $GF(3^m)$, has been proposed using neuron-MOS Down-literal circuit on voltage mode. The three-valued input of the proposed multiplier is modulated by using neuron-MOS Down-literal circuit and the multiplication and Addition gates are implemented by the selecting of the three-valued input signals transformed by the module. The proposed circuits are simulated with the electrical parameter of a standard $0.35{\mu}m$CMOS N-well doubly-poly four-metal technology and a single +3V supply voltage. In the simulation result, the multiplier shows 4 uW power consumption and 3 MHzsampling rate and maintains output voltage level in ${\pm}0.1V$.

• Journal of Korea Multimedia Society
• /
• v.14 no.11
• /
• pp.1401-1408
• /
• 2011

This dissertation present a chip with Multi-Access Memory System(MAMS) and parallel processor for 16 Processing Elements of image processing purpose. MAMS is a kind of parallel access memory system and can simultaneously access to random pixel datas with eight types. It is possible to set a interval about pixel datas to access, too. The parallel processor built-in MAMS actually has been realized in 2003 but its performance fell short of a real time process for high-definition images. I designed a improved parallel processing system by means of addition and expansion of Memory Modules and Processing Elements of previous one. It is feasible to perform a Morphological Closing at the speed of 3 times of the previous one and 6 times of serial system.

• The Transactions of the Korean Institute of Power Electronics
• /
• v.14 no.6
• /
• pp.504-513
• /
• 2009

This paper proposes the new type LED driver modularization for illumination LED driver. The proposed LED driver circuit insulates a hot GND of AC input power and a cold GND of LED driver part by using a fly-back converter. In order to control easily the current of the LED, the fly-back converter is operated in the discontinuous mode with excellent dynamic characteristics, and the characteristics of the LED are verified after the closed loop control is performed using a KIA2431. The LED driver module allows the wide AC power input ranges and realizes the burst dimming function which directly regulates a PWM control IC. This paper describes the operation principle of the LED driver module and it is proved the usefulness through the real model with experimentation. Besides, this paper proposes the multi-channel LED driver which the miniaturized and modularized LED driver module are connected by parallel, and verified its propriety by experiments.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1384-1385
• /
• 2008

본 논문에서는 내장된 수동형 트리플렉서와 듀얼 밴드/트라이모드 RF 모듈을 PCB에 내장시켜서 북미향 CDMA용 부품으로 제작하였다. 수동형 트리플렉서는 모든 수동 소자들을 다층 PCB 기판 안에 내장시키고 그 위에 GPS용 SAW 대역통과필터를 이용하여 설계 및 제작하였다. 8개의 인덕터와 커패시터로 이루어진 수동 회로는 다이플렉서와 병렬 공진기, 임피던스 매칭 회로로 구성되어 있다. CDMA용 듀얼밴드/트라이모드 RF 모듈은 트리플렉서와 CDMA, PCS용 듀플렉서를 테스트 보드 위에 조합하여 제작하였다. 측정된 주파수 특성들은 시뮬레이션 값과 비교적 일치하였다. 트리플렉서와 듀얼 밴드/트라이모드 RF 모듈은 각기 $3{\times}4mm^2$와 ${7\times}7mm^2$의 작은 크기였다. 설계 및 제작된 소자들은 고성능과 경박단소화, 저가화 등의 이점이 있기 때문에, 북미향 CDMA용 단말기의 응용부품에 적용될 수 있을 것으로 예상된다.

• Proceedings of the KIEE Conference
• /
• 2000.07c
• /
• pp.2083-2085
• /
• 2000

우리나라의 전열추진기술 프로그램에 따라 8�V의$\square$ $\square kJ$ 커패시터 뱅크 모듈이 제작되고 있다. 한 �V의 모듈은 6개의 22kV, 50kJ 자체 고장복구 커패시터와 주 스위치로서 각 모듈에 하나씩의 RVU-43 스위치를 사용하였다. 또 각 모듈에는 요구되는 전류 파형의 폭을 얻기 위하여 $20\sim160\;\mu\;H$의 펄스 파워 인덕터를 사용하였고 3개의 병렬 크로우바 스택을 적용하였다. 여러 종류의 스위치가 검토되었으며 그 중에서 펄스 파워 싸이리스터보다 가격이 싸면서 전류영점에서 차단기능이 있는 RVU-43 스위치가 선정되었다. 선정된 스위치(정격 25kV, 200kA, 120 Coulomb)에 대하여 자기방전 전압, 최소 동작전압, 동작 지연시간, 역전류 차단성능, 스위치 손실에 관한 특성시험을 행하고 그 결과를 보고한다.

• Membrane Journal
• /
• v.18 no.4
• /
• pp.294-305
• /
• 2008

This study was focused on the investigation of the effects of membrane module configuration and the temperature of feed retentate flowing along with module length on membrane performance through model simulation. A simulation model of pervaporative dehydration through membrane module assemble in which a number of unit modules are connected in parallel or in series has been established. In this study, ethanol/water mixture was used as model mixture. Some of permeation parameters in the model were quantified directly from the real dehydration pervaporation of ethanol through a lab-made membrane. By adopting the coefficients determined empirically the simulation model could be of more practical value. The simulation of pervaporation with two basic module configurations, that is, parallel connection and series connection, could present the importance of process parameters such as feed rate, module connection mode, number of stages, and inter-stage heating.