• 전자공학회논문지
• /
• 제51권6호
• /
• pp.34-42
• /
• 2014

본 논문에서는 두 개의 공간 스트림을 갖는 multiple-input multiple-output 시스템을 위한 modified maximum-likelihood 심볼 검파 알고리즘 기반의 저 복잡도 고 성능의 심볼 검파기의 구조를 제시하고 이를 구현한 결과를 보인다. 제안하는 심볼 검파기에서는 비용함수 계산 과정에서의 각 심볼 별로 병렬적으로 계산되던 곱셈 연산을 멀티 사이클 기반의 점증적인 덧셈 연산으로 대체하였다. 또한 양자화 과정을 파이프 라인 구조를 적용하여 성상의 범위에 따라 단계적으로 수행할 수 있게 구현하였다. 그 결과 제안하는 심볼 검파기는 256 QAM과 같이 복잡한 변조 방식을 지원하면서도 하드웨어 복잡도가 낮다. 양자화 과정의 파이프 라인을 재구성함으로써 여러 변조 방식과 안테나 환경에서의 심볼 검파를 유연하게 지원한다. 설계된 심볼 검파기는 $0.11-{\mu}m$ CMOS 공정의 라이브러리를 사용하여 최대 478 MHz의 동작주파수에서 38.7K의 논리 게이트로 구현되어 16 QAM에서 166Mbps, 64 QAM에서 80 Mbps의 처리량을 달성한다.

• 한국콘텐츠학회논문지
• /
• 제14권10호
• /
• pp.1-9
• /
• 2014

무안경식 3D 디스플레이를 위해 사용되는 집적영상은 일반적으로 평면 렌즈어레이로부터 생성되고 있으나, 좁은 시야각으로 인해 관찰자에게 넓은 시야영역을 제공하지 못한다. 이러한 단점을 보완하기 위해 곡면 렌즈어레이가 제안되었으며, 기술적, 비용적 한계로 인해 이상적인 곡면 렌즈어레이보다는 여러 개의 평면렌즈들을 곡면 유형으로 만든 근사곡면(Approximate Surface) 렌즈어레이가 사용된다. 본 논문에서는 반경 100mm의 구에 $20{\times}8$개의 사각형 평면 렌즈들을 배치하여 근사곡면 렌즈어레이를 구성하였으며, 그 결과 약 2배의 시야각을 넓힐 수 있었다. 특히, 기존연구에서는 집적영상을 수작업으로 만들어내고 있었으나, 본 논문에서는 집적영상을 실시간으로 생성하는 OpenCL GPU 병렬 처리 알고리즘을 제안한다. 그 결과, 다양한 3D 볼륨데이터에 대하여 $15{\times}15$ 크기의 근사곡면 렌즈어레이로부터 집적영상을 12-20 frame/sec 속도로 생성할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제40권4호
• /
• pp.85-94
• /
• 2003

비동기 설계 기법은 시스템 클럭을 사용하지 않고, 동작이 필요한 모듈만 활성화시켜 전력 및 성능면에서 동기식 설계 기법에 비해 높은 성능을 갖는다. 본 논문은 임베디드 컨트롤러인 Intel 80csl과 완전한 명령어 호환성을 갖고, 비동기식 파이프라인 구조로 최적화된 A8051 아키텍쳐를 제안한다. 다양한 어드레싱 모드와 명령어를 제공하는 CISC 명령어 수행 스킴은 동기식 파이프라인 구조에 적합하지 않고 많은 오버헤드를 유발한다. 본 논문에서는 명령어 실행 사이클을 비동기식 파이프라인 수행에 적합하도록 명령어별로 그룹화하고, 동기화 및 다중 실행 사이클로 인한 오버헤드로 발생된 버블을 제거함으로서 최적화하였다. 또한 적합한 분기 처리 기법 및 가변적인 명령어 길이의 처리 방법을 제시함으로서 명령어 수행시 필요한 상태 수를 최소화하고, 명령어 수행의 병렬성을 증가시켰다. 제안된 A8051 아키텍쳐는 Verilog HDL로 설계하여 0.,35㎛ CMOS 공정 표준 셀 라이브러리로 합성하였다. 실험 결과로 A8051은 36㎒ 클럭을 사용하는 인텔 80C51과 다른 비동기 80C51에 비해 약 24배의 성능 향상을 얻었다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.68-75
• /
• 2016

다중 프로세서 시스템-온-칩(Multi-Processor SoC, MPSoC)에서의 코어 및 IP 개수 증가 추세에 따라 병렬처리와 확장성에 유리한 인터커넥션 구조인 네트워크-온-칩(Network-on-Chip, NoC)이 등장하였다. 하지만 기존 IP를 재활용하기 위해서는 버스 프로토콜과 호환가능한 NoC에서의 지연시간을 최적화하기 위한 연구가 필요하다. 본 논문에서는 버스 프로토콜 호환 가능한 NoC 설계 시, 버스 프로토콜에서 특성이 다른 다수의 트랜잭션 단계에서 유발되는 홉 수와 경로 충돌의 대립관계로 인해 지연시간이 증가하는 문제를 주소 및 데이터 네트워크로 분리 설계함으로써 해결하였다. 모의실험으로 벤치마크 어플리케이션과 무작위 생성한 어플리케이션에서의 실험 결과를 통해 Mesh구조와 TopGen의 비정형 토폴로지와 비교했을 때, 평균 지연시간은 19.46% 및 실행시간은 10.55% 감소하였다.

• 한국인터넷방송통신학회논문지
• /
• 제16권1호
• /
• pp.103-108
• /
• 2016

통신 시스템에서 제한된 총 전력으로 여러개의 부채널로 이루어진 채널의 입력과 출력 사이의 상호정보를 최대화하는 문제의 해는 Waterfilling 구조를 가진다. 채널 상태 정보(CSI)를 알고 있을 때 OFDM이나 MIMO는 병렬의 독립된 부채널들로 분해 될 수 있다. 제한된 전력 하에 채널용량에 접근하는 전송속도를 위한 최적의 부채널 전력할당 문제의 해는 Waterfilling 으로 구할 수 있다. Waterfilling은 상태가 좋은(SNR이 높은) 부채널에 더 많은 전력을 할당하고 상태가 나쁜 채널들은 적은 전력이나 전력을 할당하지 않음으로서 상태가 좋은 부채널들의 전송속도를 높이고 결과적으로 전체 전송속도를 채널용량에 접근하게 한다. Waterfilling은 총 전력 제한을 만족하는 정확한 수면 높이를 찾는데 일반적으로 수면 높이를 추정하고 갱신해 나가는 반복적 알고리즘이 사용된다. 이 과정에서 부채널들에 대한 채널이득 제곱의 역수들의 부분합($\sum\limits_{n=1}^{Last}{\frac{N_0}{{\mid}h_n{\mid}^2}}$) 계산이 반복적으로 필요하다. 본 논문에서는 이런 부분합들을 초기화 단계에서 미리 계산하여 배열을 만들고 임의의 부분합 계산을 배열 참조로 대치함으로서 Waterfilling 알고리즘의 계산 시간을 줄였다.

• 전자공학회논문지D
• /
• 제36D권12호
• /
• pp.21-30
• /
• 1999

기존에 제시되었던 hairpin 형태의 대역통과 여파기 설계방법은 공진기 및 인버터를 구성하는 전송선로의 특성 임피던스와 결합길이가 제한되어 있으며, 설계 파라미터의 추출 방법이 난해하다는 단점을 갖고 있다. 따라서 본 논문에서는 각 전송선로가 서로 다른 특성 임피던스와 결합길이로 구성된 병렬 결합선로 형태의 대역통과 여파기 설계식을 유도하고, 이를 이용하여 hairpin 형태의 대역통과 여파기를 제작하기 위한 새로운 설계방법을 제시하였다. 또한 논문에서 제안한 설계 방법을 이용하여 IMT-2000 시스템용 RX 대역 및 TX 대역 대역통과 여파기의 듀플렉서를 제작하고 특성을 측정하였다.

• 대한전자공학회논문지TC
• /
• 제46권11호
• /
• pp.32-39
• /
• 2009

본 논문에서 제안한 적응형 탐색 채널추정 알고리듬은 간섭신호와 유사한 기준신호를 정하기 위해 LMS 알고리듬을 수행하기 전에 병렬의 컨볼루션 연산을 수행한다. 컨볼루션 연산을 통해 출력된 신호는 채널의 지연시간과 진폭특성을 가지고 있어 간섭신호와 유사한 특성을 가진다. 또한 LMS 알고리듬 수행에 있어서 탭 계수를 갱신할 때 사용하는 추정간격 값을 고정된 값이 아닌 기울기의 부호에 따라 가변적인 값을 갖도록 하였다. 제안된 알고리듬의 성능평가는 이동통신환경과 유사한 Jake's 모델의 Rayliegh 다중경로 채널환경에서 실험하였다. 모의실험결과 기존 LMS 알고리듬은 데이터 110개를 반복 수행함으로써 약 -40 dB의 제곱오차수렴을 보였고 제안한 적응형 탐색 채널추정 알고리듬은 데이터 120개를 반복 수행함으로써 약 -80 dB의 제곱오차수렴을 보였다. 데이터의 반복연산에 따른 수렴속도는 다소 증가하였으나 오차정확도는 약 40 dB의 우수한 개선특성을 보였다.

• 대한전자공학회논문지TC
• /
• 제46권12호
• /
• pp.22-29
• /
• 2009

본 논문에서는 X-대역 펄스압축 반도체형 레이다를 위한 200W SSPA를 개발하였다. 개발한 X-대역 SSPA는 전치증폭단, 구동증폭단, 고출력을 위한 주전력 증폭단의 3단 연계구조형 증폭기로 구성되어있다. X-대역에서 200W 이상의 출력을 내기 위해 주전력 증폭단은 충분한 이득과 전력을 얻을 수 있는 GaN HEMT소자를 사용하여 병렬구조로 설계하였다. 개발한 SSPA는 주파수범위 9.2-9.6GHz, 펄스주기 1ms, 펄스폭 100us, 듀티사이클 10% 조건에서 전체이득 59dB 이상, 출력전력 200W이상의 성능을 가진다. 본 논문에서 개발한 SSPA는 펄스압축기술을 이용한 고품위 반도체 레이다시스템에 적용할 수 있다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.34-43
• /
• 2008

평판 디스플레이 인터페이스를 위한 OpenLDI 수신기 IP를 설계하고, $0.18-{\mu}m$ high-voltage CMOS 공정을 사용하여 프로토타입 칩을 제작하였다. 수신기 회로는 크게 DLL과 parallelizer로 구성된다. DLL은 클록을 재생하고, Parallelizer는 데이터를 병렬화하여 재생된 클록에 정렬한다. 회로의 입력은 한 개의 클록 채널과 네 개의 데이터 채널로 구성된다. 측정을 통해 $10Mhz{\sim}65Mhz$ 범위의 입력주파수에서 클록을 재생하는 것을 확인하였으며, 이는 한 개 채널당 $70Mbps{\sim}455Mbps$의 속도에, 네 개의 데이터 채널을 모두 사용할 시 $280Mbps{\sim}1.82Gbps$의 속도에 해당한다. 상용 LCD 모니터를 개조하여 제작된 칩을 사용한 영상데이터 전송을 실험하였다. 이때의 클록 주파수는 49Mhz, 소모되는 전력은 코어가 19mW, 출력버퍼가 82.5mW로 측정되었다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제20권10호
• /
• pp.534-542
• /
• 2014

멀티스케일 모델링은 시공간적으로 서로 다른 규모의 시스템을 다룰 수 있는 시뮬레이션 기법이다. 본 연구에서는 멀티스케일 모델링 연구의 일환으로 서로 다른 시뮬레이션 기법인 분자동역학과 확률회전동역학을 결합할 수 있는 방법을 제안한다. 분자동역학 프로그램 중 잘 알려진 오픈 소스인 LAMMPS를 기반으로 멀티스케일링 모델링을 구현하였으며 LAMMPS에서 정의한 제3자를 위한 표준 확장 방법을 따랐다. 제안된 방법에서는 확률회전동역학 모델을 기본으로 경계 영역은 분자동역학으로 해석 가능하게 하였고 심리스한 해석을 보장하기 위하여 중첩 영역과 정보 교환 영역을 함께 구현하였다. 예비실험을 수행한 결과, 제안된 멀티스케일 방법론이 기존 분자동역학 시뮬레이션 결과와 일치된 해석 결과를 보여주었으며 실행 시간 또한 단축시킬 수 있음을 확인하였다.