• 제목/요약/키워드: 벤치마크 테스트

검색결과 109건 처리시간 0.027초

HPC 클러스터 구축을 위한 다양한 네트워크 성능 분석 (Performance Analysis of Network Devices for High Performance Computing Cluster)

  • 홍정우;이보성;박형우;이상산
    • 한국정보처리학회:학술대회논문집
    • /
    • 한국정보처리학회 2002년도 춘계학술발표논문집 (상)
    • /
    • pp.319-322
    • /
    • 2002
  • 최근 주목받고 있는 그리드 컴퓨팅 연구등에 주요한 요소로서 기대되어지는 고성능 클러스터 시스템들은 주로 과학 기술 응용연구를 위해 사용되어진다. 이러한 종류의 병렬 시스템은 특정 부품들을 사용하는데 그중 네트워크를 구성하는 부품들이 통상의 분산/병렬컴퓨팅에 주요한 역할요소로서 주목을 받아오고 있다. 이 논문에서는 myrinet, Gbit ethernet, Fast ethernet 장비에 대하여 각각 Netpipe, Linpack, NPB 등의 벤치마크를, 성능 실험을 동해 선정한 Pentium IV 1.7Mhz/1Gb Mem 16노드로 구성한 클러스터에 대하여 2종의 컴파일러를 사용하여 테스트하고 그 결과를 분서하였다. 상이한 성능 차를 보이는 장비간의 성능 비교를 통해 2002년 2월 현재 가능한 응용문제가 사용하고 있는 알고리즘에 따른 최적의 클러스터 시스템의 최적 구성을 도출 할 수 있다.

  • PDF

관계형 데이터베이스 기반 ABox Reasoning (ABox Reasoning with Relational Databases)

  • ;오정정;김주리;이현창;한성국
    • 한국IT서비스학회:학술대회논문집
    • /
    • 한국IT서비스학회 2009년도 춘계학술대회
    • /
    • pp.353-356
    • /
    • 2009
  • OWL 온톨로지의 확장 가능한(scalable) 추론(reasoning)에 대한 접근 방법으로 SQL로 구축된 논리 규칙을 관계형 데이터베이스에 저장되어있는 개체(individual)에 대한 사실(facts)과 공리(axioms)들에 적용하는 것이다. 예로서 미네르바(Minerva)는 서술 논리 프로그램(Description Logic Program, DLP)을 적용함으로써 ABox 추론을 수행한다. 본 연구에서는 관계형 데이터베이스를 기반으로 추론을 시도하며, 대규모 논리 규칙 집합을 사용한 추론을 시도한다. 뿐만 아니라, 특정 클래스에 속한 익명(anonymous)의 개체들과 개체들의 묵시적(implicit)인 관계성 추론을 시도하며, 필요한 경우 새로운 개체를 생성함으로써 명시화하여 추론을 시도한다. 더욱이, 추론의 논리 패러다임(paradigm)에서부터 데이터베이스 패러다임에 이르기까지 변화 시켜가면서 카디널리티(cardinality) 제약을 만족하는 개체들에 대한 제약적인 추정 추론을 시도하며, 벤치마크 테스트 결과 향상된 추론 능력을 얻을 수 있음을 보인다.

  • PDF

Low Power Test for SoC(System-On-Chip)

  • 정준모
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2011년도 추계학술대회
    • /
    • pp.892-895
    • /
    • 2011
  • SoC(System-On-Chip)을 테스트 하는 동안 소모하는 전력소모는 SoC내의 IP 코어가 증가됨에 따라 매우 중요한 요소가 되었다. 본 논문에서는 Scan Latch Reordering과 Clock Gating 기법을 적용하여 scan-in 전력소모를 줄이는 알고리즘을 제안한다. Scan vector들의 해밍거리를 최소로 하는 새로운 Scan Latch Reordering을 적용하였으며 Gated scan 셀을 사용하여 저전력을 구현하였다. ISCAS 89 벤치마크 회로에 적용하여 실험한 결과 모든 회로에 대하여 향상된 전력소모를 보였다.

  • PDF

글리치 전력소모감소를 위한 게이트 사이징과 버퍼삽입 혼합기섭 (Combination of Gate Sizing and Buffer Insertion Methods to Reduce Glitch Power Dissipation)

  • 김성재;이형우;김주호
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제28권8호
    • /
    • pp.406-413
    • /
    • 2001
  • 본 논문은 CMOS 디지털 회로에서 글리치(glitch)에 의해 발생하는 전력소모를 줄이기 위한 효율적인 휴리스틱 알고리즘을 제시한다. 제안된 알고리즘은 사이징되는 게이트의 위치와 양에 따라 게이트 사이징을 세 가지 type으로 분류한다. 또한 버퍼삽입은 삽입되는 버퍼의 위치에 따라서 두 가지 type으로 분류한다. 글리치 제거 효과를 극대화하기 위해서 비용과 이득의 상관관계를 고려하여 하나의 최적화 과정 안에서 세 가지 type의 게이트 사이징과 두 가지 type의 버퍼삽입을 혼합한다. 제안된 알고리즘은 0.5$\mu\textrm{m}$ 표준 셀 라이브러리(standard cell library)를 이용한 LGSynth91 벤치마크 회로에 대한 테스트 결과 효율성을 검증하였다. 실험결과는 평균적으로 69.98%의 글리치 감소와 28.69%의 전력감소를 얻을 수 있었으며 이것은 독립적으로 적용된 게이트 사이징과 버퍼 삽입 알고리즘에 의한 것 보다 좋은 결과이다.

  • PDF

VLIW 구조를 위한 컴파일러의 구현 (Implementation of a Compiler for VLIW rchitecture)

  • 최성욱;김경훈;박명순
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제5권1호
    • /
    • pp.109-121
    • /
    • 1999
  • VLIW(Very Long Instruction Word)기술을 이용한 프로세서는 최근에 다른 어떠한 형태의 프로세서보다 좋은 성능을 보일 것으로 기대되고 있다. 컴파일러가 전역적인 분석을 진행하여 명령어 수준의 병렬성을 , VLIW 구조를 위한 많은 컴파일 기술이 연구되어왔다. 컴파일 기술의 연구에 대해 보다 신뢰성 있는 결과를 얻기 위해서는 자신의 새로운 기술이 첨가될 수 있는 기본 토대로서 VLIW 컴파일러 및 실험환경을 구축하는 것이 필요하다. 본 논문에서는 VLIW 프로세서를 위해 GURPR을 기반으로 한 소프트웨어 파이프라이닝등 기존의 병렬성 증진 최적화 기법등을 포함한 병렬화 컴파일러를 개발하였고, 시뮬레이터 환경에서 테스트하였다. 실험 결과, 몇몇 벤치마크는 최대 30% 까지 실행시간이 시간이 단축될 수 있음을 보였다. 본 컴파일러 시스템은 컴파일링 기술에 대한 연구에 있어 기존 모듈을 개선하는 등에 대해 많은 도움을 줄 것이며 향후 새로운 연구결과와 구현이 본 컴파일러 환경에 추가되어 성능 향상 정도를 실험할 수 있을 것으로 기대하고 있다.

프로그래밍 언어에 따른 데이터베이스 처리시간 비교 (Comparison of Database Processing Time according to Programing Languages)

  • 서상욱;김경진;장시웅
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2010년도 춘계학술대회
    • /
    • pp.909-912
    • /
    • 2010
  • 현재 컴퓨터와 관련된 거의 모든 업무처리가 데이터베이스에 의존하고 있을 정도로 데이터베이스 시스템의 사용이 확산 되어 있으며 중요도도 높아지고 있다. 현재 상용화된 공개용 DBMS를 기준으로 대용량 데이터베이스에 대한 벤치마크 테스트 결과는 많이 주어져 있지만, 각종 프로그래밍 언어를 이용해 처리속도를 비교 분석한 연구 결과가 많이 알려져 있지 않다. 본 논문에서는 오라클을 이용하여 Visual Basic, Visual C++, ASP 언어에 대해 데이터베이스 처리시간을 비교 분석하였다.

  • PDF

블록체인 관련 보안약점 연구 (A Research on Security Weaknesses Related to Blockchain)

  • 이종모;김태훈;윤동준;한경숙
    • 한국컴퓨터정보학회:학술대회논문집
    • /
    • 한국컴퓨터정보학회 2020년도 제62차 하계학술대회논문집 28권2호
    • /
    • pp.449-450
    • /
    • 2020
  • 최근 블록체인이 많은 분야에서 활용되고 있다. 본 연구에서는 블록체인과 관련된 개발 도구에 포함된 보안약점을 분석하고 그 보안약점을 진단하기 위한 정보를 기반으로 분류한다. 또한 일부 보안약점의 예를 통하여 진단하기 위한 알고리즘을 llvm의 Clang 도구에 적용하기 위한 방법을 연구한다. 이를 통하여 블록체인과 관련된 보안약점을 분류하고 그에 대한 진단 방법을 연구하였다. 향후 기존 정적 분석 도구를 확장함으로써 진단 성능을 높일 수 있을 것이며, 줄리엣 코드와 같은 벤치마크 테스트를 통해 그 결과를 비교해볼 수 있을 것이다.

  • PDF

국산화 디지털 스트리머 시스템의 벤치마크 테스트 연구 (Benchmark Test Study of Localized Digital Streamer System)

  • 신정균;하지호;서갑석;김영준;강년건;최종규;조동우;이한희;김성필
    • 지구물리와물리탐사
    • /
    • 제26권2호
    • /
    • pp.52-61
    • /
    • 2023
  • 육지와 인접한 연안, 그리고 천부 구조의 특성을 정밀하게 규명하기 위하여 높은 주파수 대역(80 Hz~1 kHz)의 음원을 활용하여 3.125 m 수준의 공간 해상도를 도출하는 초고해상 탄성파 탐사의 활용범위가 증가하고 있다. 디지털 스트리머 시스템은 고품질의 초고해상 탄성파 자료를 획득하기 위한 필수 모듈이며 도입 비용의 절감, 유지보수 기간의 단축 등을 위하여 국산화 연구가 이루어졌다. 개발된 국산화 스트리머에 대한 기본적인 성능 검증, 현장 운용성 검토 등은 해당 연구개발 과정에서 이루어졌으나 기존에 활용되는 벤치마크 모델과의 비교분석 연구는 수행되지 않았다. 본 연구에서는 국산화 스트리머와 벤치마크 모델을 활용해 동시에 자료를 취득하여 자료의 특성을 분석하였다. 이를 위하여 한국지질자원연구원 탐해2호와 부대장비 등을 활용한 2차원 탄성파 탐사자료를 취득하고 다양한 측면에서의 분석이 이루어졌다. 국산화 스트리머에서 취득된 자료는 벤치마크 모델에서 취득된 자료와 주파수 대역별 민감도 차이가 있었으나, 음원의 중심 주파수 대역을 고려한 범위에서는 매우 높은 수준의 유사성을 가지고 있다. 하지만, 60 Hz 이하의 낮은 주파수 대역에서는 벤치마크 모델 대비 낮은 신호대잡음비를 나타내었으며 이는 클러스터 에어건 등 낮은 주파수 대역의 음원을 활용한 자료취득에서는 품질을 저해하는 요소로 작용할 것이다. 이러한 차이를 발생시키는 원인은 세 가지(1. 스트리머 내부 발생 잡음, 2. 스트리머 예인 진동, 3. 아날로그 필터 컷 오프 주파수 대역)가 발굴되었으며 향후 제작되는 국산화 스트리머에서는 이에 대한 개선을 반영하고자 한다.

대전상관기의 상관결과 고속저장을 위한 데이터아카이브 시스템의 성능시험 (Performance Evaluation of Data Archive System for High-Speed Saving of Correlated Result of Daejeon Correlator)

  • 노덕규;오세진;염재환;오충식;윤영주;정진승;정동규
    • 융합신호처리학회논문지
    • /
    • 제15권2호
    • /
    • pp.55-63
    • /
    • 2014
  • 본 논문에서는 대전상관기의 상관결과를 고속으로 저장하기 위한 데이터아카이브 시스템의 성능시험에 대해 기술한다. 대전상관기는 다양한 관측모드를 지원하고 있는데, 이 관측모드 중에서 적분시간에 따라 상관기로부터 출력되는 상관결과의 속도에 영향을 받는다. 대전상관기의 상관결과를 가장 빠른 속도로 출력하는 것은 최대 1.4GB/s를 출력하며, C1 관측모드일 경우 25.6ms의 상관적분인 경우이다. 본 연구에서는 대전상관기의 핵심부분인 VLBI상관서브시스템(VLBI Correlation Subsystem)과 4개의 광케이블로 연결되어 상관결과를 저장하는 데이터아카이브 시스템의 성능시험을 수행하였다. 데이터아카이브 시스템은 본 연구를 위해 2개 회사의 제품을 선정하여 벤치마크테스트(Benchmark Test)를 진행하였다. 본 논문에서는 벤치마크테스트를 위해 개발한 VCS의 상관출력 파일 생성 프로그램과 시험결과에 대해 기술한다.

내장 자체 테스트의 low overhead를 위한 공간 압축기 설계 (A design of Space Compactor for low overhead in Built-In Self-Test)

  • 정준모
    • 한국정보처리학회논문지
    • /
    • 제5권9호
    • /
    • pp.2378-2387
    • /
    • 1998
  • 본 논문에서는 VLSI 회로의 내장 자체 테스트(Built-In Self-Test)를 위한 효율적인 공간 응답 압축기의 설계 방식을 제안한다. 제안하는 공간 압축기의 설계 방식은 테스트 대상 회로의 구조와는 독립적으로 적용할 수 있다. 기존의 공간 응답 압축기는 하드웨어 오버헤드(hardware overheads)가 크고, 고장 응답을 비고장 응답으로 변환시키는 에일리어싱(aliasing)에 의해 고장 검출률(fault coverage)을 감소시켰으나, 제안하는 방식에 의해 설계된 공간 응답 압축기는 기존의 방법에 비해 하드웨어 오버헤드가 작고, 고장 검출률을 감소시키지 않는다. 또한, 제안하는 방식은 일반적인 N-입력 논리 게이트로 확장이 가능하여 테스트 대상 회로의 출력 시퀸스에 따른 가장 효율적인 공간 응답 압축기를 설계할 수 있다. 제안한 설계 방식은 SUN SPARC Workstation 상에서 C 언어를 사용하여 구현하며, ISCAS'85 벤치마크 회로를 대상으로 선형 피드백 시프트 레지스터(Linear Feedback Shift Registers)에 의해 생성된 의사 랜덤(pseudo random)패턴을 입력원으로 사용하여 시뮬레이션을 수행하므로써 그 타당성과 효율성을 입증한다.

  • PDF